Icera与微捷码协作开发28纳米高性能低功耗SoC设计流程
扫描二维码
随时随地手机看文章
芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布，与智能手机和移动宽带设备软调制解调器芯片组领域先驱者Icera公司联合开发Icera面向下一代芯片组的28纳米高性能低功耗片上系统(SoC)设计流程。Icera器件被全球原始设备制造商(OEM)广泛用于为智能手机以及USB存储器、平板设备和上网本等移动宽带设备提供超小型、完全基于软件的多模4G LTE/3G/2G蜂窝调制解调器。Icera选择微捷码Talus平台是因为它所提供的高度集成化流程让Icera能够在缩短设计周期的同时解决28纳米设计复杂性、改善面积效率并降低功耗。
“为了保持在蜂窝调制解调器业务领域的技术领导者地位，Icera不能在性能、功耗或面积效率方面有任何缺失，” Icera公司芯片工程运营副总裁Peter Hughes表示。“Talus平台的先进技术和紧密集成功能使得Icera能够达成我们严格的功耗和面积目标，同时还可缩短我们下一代28纳米软调制解调器芯片组的上市时间。”
“Talus平台最新的增强功能是专为在显著改善设计师生产率的同时解决日益提高的28纳米节点设计复杂性而开发，”微捷码设计实施业务部总经理Premal Buch表示。“Talus提供了一天处理一百万个单元级电路的容量，集成了基于Tekton的MX时序引擎来确保时序关联并加速时序收敛，同时还提供了对先进低功耗设计技术的支持。这些均使得Talus为客户提供了一条了实现28及28纳米以下SoC的清晰途径。”
Talus帮助Icera芯片组提高实现吞吐量、降低功耗
Talus 1.2以高级片上变异(OCV)驱动的全新优化功能可显著减少传统流程所需的悲观设计余量。Icera计划利用这项功能来改善其软调制解调器芯片组的性能。不同于其它方案，这项优化功能可贯穿应用于整个Talus流程，从而不仅可提供融合性鲁棒性时序，同时还可减少由于OCV而导致的面积增加。采用Talus 1.2，设计师能够改善芯片关联，最大程度降低功耗。
Talus 1.2先进的时钟门控技术将可帮助客户大大缩小面积并降低功耗，尤其在时钟网络中更是如此，从而可在保持功率成本不超出预算的同时让其核心的处理功能可以获得所需的运作频率。
此外，Talus提供了贯穿整个流程的时序关联，而且还通过其源自微捷码超快速精确的独立静态时序分析器——Tekton™的新MX时序引擎提供了时序签核。拥有Talus在设计流程早期提供的可靠时序数量，设计师能够贯穿整个流程地做出更好设计决策，对更快达成时序收敛充满信心。
下载文档
