Synopsys全新DesignWare MIPI D-PHY将面积和功耗缩减50%

 亮点：

l 与竞争性解决方案相比，DesignWare MIPI D-PHY将面积和功耗缩减了50%，可降低芯片成本并延长电池续航时间

l 符合MIPI D-PHY v1.2规范，可为高分辨率图像应用提供高达20 Gbps的聚合数据吞吐量

l 已经验证能够与Synopsys DesignWare MIPI CSI-2和MIPI DSI控制器实现互通，通过与MIPI DSI 验证IP(VIP)相结合，可提供一套完整的、经过验证的、低集成风险的解决方案

l 多种可配置性选项支持用同一款SoC匹配多种应用

为加速芯片和电子系统创新而提供软件、知识产权(IP)及服务的全球性领先供应商新思科技公司(Synopsys, Inc.，纳斯达克股票市场代码：SNPS)日前宣布：已将其DesignWare® MIPI® D-PHY™的面积和功耗降低到了竞争性方案的50%，同时将性能提升至每通道2.5 Gbps，为移动、消费类和汽车应用降低了系统级芯片(SoC)的芯片成本并延长了电池续航能力。由于符合MIPI D-PHY v1.2规范，同时作为还包括DesignWare MIPI DSI 和 CSI-2 Controller控制器和验证IP(VIP)的完整解决方案的一部分，D-PHY降低了集成风险、以及连接到各种图像传感器和显示设备的工作量。

“DesignWare MIPI D-PHY提供的低功耗、高性能和可配置性选项，对于我们Myriad 2视觉处理单元( Vision Processing Unit)的成功至关重要，”Movidius高级副总裁兼首席运营官Sean Mitchell表示：”采用支持最新规范和功能的Synopsys高品质MIPI知识产权(IP)解决方案，可帮助我们快速且风险更小地将所需功能集成到我们的SoC之上。”

“在过去10年中，Synopsys在MIPI Alliance工作组中一直扮演着一种积极的角色，为MIPI Alliance技术的开发和扩散做出了贡献，”MIPI Alliance董事会主席Joel Huloux表示：”随着最新DesignWare MIPI D-PHY的推出，Synopsys可帮助设计人员充分利用D-PHY v1.2规范中定义的高性能和低功耗功能，去快速地为高端移动设备、消费和汽车产品的图像传感器和显示应用部署SoC。”

“为了加快其产品上市时间，高分辨率产品的设计师需要经过验证的IP，它有助于降低在其SoC中集成各种接口的风险，”Keysight Technologies副总裁兼总经理Jürgen Beck表示：”我们的测量工具和Synopsys的全新D-PHY IP将有助于支持和拓展整个MIPI生态系统，我们期待着与Synopsys在未来的MIPI开发中展开合作。”

DesignWare MIPI D-PHY是用于MIPI CSI-2和DSI主机(Host)和设备(Device)应用的物理层，用来在移动和嵌入式应用中将图像传感器和显示连接到主芯片SoC。DesignWare MIPI D-PHY是首个符合MIPI Alliance D-PHY v1.2规范的D-PHY IP产品，支持每个通道高达2.5Gbps的运行速度。对于高分辨率输出，四个DesignWareMIPID-PHY通道可以被聚合以支持10 Gbps的速度，并且还可以聚合八个数据通道以实现20 Gbps的速度。此外，DesignWareMIPID-PHY的各种可配置性选项，使设计人员能够以更少SoC设计数量来应对多种目标应用的需求，同时最大限度缩短上市时间。

“通过为快速变化且竞争激烈的移动设备市场提供一种面积极小和低功耗极低的D-PHY，Synopsys帮助设计师以芯片成本和电池续航时间来实现其SoC产品的差异化,”Synopsys IP和原型设计市场副总裁John Koeter表示：”通过一个支持最新MIPI Alliance标准的、高质量的IP产品组合，Synopsys使设计人员能够把最新的功能集成到面向移动和消费市场的SoC之中。”

供货

采用16-nm FinFET工艺的全新DesignWare MIPI D-PHY已经开始供货，采用28-nm工艺的产品计划于2015年年初面市。用于MIPI D-PHY v1.2的验证IP(VIP)现在已经开始供货。