Xilinx 667Mbps DDR2 SDRAM接口解决方案

赛灵思公司 (Xilinx) 今天宣布，即日起推出基于 Virtex™-4 FPGA 的 667 Mbps DDR2 参考设计，该参考设计提供了 FPGA 业界带宽最高、最可靠的内存接口解决方案。赛灵思 667 DDR2-SDRAM 接口采用了创新的 Virtex-4 ChipSync™ 技术，这是一种运行时校准电路，可以极大地提高设计余量和整体系统可靠性，同时缩短设计周期。

    Virtex-4 FPGA 将臆测清除出内存接口设计，使系统设计师能够为最新的 667Mbps DDR2 SDRAM 等内存技术构建可靠的高性能接口。Virtex-4 先进的芯片特性、经过验证的硬件参考设计与易于使用的 Xilinx Memory Interface Generator 工具的结合，可提供极高的设计灵活性和可靠性。赛灵思内存解决方案使用美光科技（Micron）和三星等行业领导厂商的内存器件进行了验证，包括新型 667 Mbps DDR2 参考设计，免费下载网址为 www.xilinx.com/cn/memory。 
 
    “赛灵思与美光科技拥有共同目标，就是为无论是最低成本还是最高性能的众多应用验证并提供市场领先的内存解决方案，”美光科技公司系统内存集团先进技术与战略营销执行总监 Terry Lee 说。“美光科技很高兴与赛灵思合作，以确保众多内存技术能够与赛灵思 FPGA 无缝协作。Micron DDR2-667 DRAM 与 Virtex-4 FPGA 相结合，可为客户提供比以前市场上带宽更高的内存解决方案。”
“Virtex-4 内存接口解决方案使系统设计师能够构建高度灵活的高带宽内存系统，从而可制造出更有竞争力和更具活力的最终产品，”三星半导体技术营销主管 M. H. Kim 说。三星半导体是先进内存技术的全球领导者三星电子有限公司的一个业务部门。“作为 DDR2 SDRAM 和 QDR II SRAM 等高性能内存技术的领先供应商，我们非常需要能够支持最高性能标准的内存接口解决方案，如赛灵思 Virtex-4 FPGA。” 

布线、工艺、温度和电压变化会造成数据与时钟信号之间产生扭曲，而这种扭曲在设计时无法进行正确估计，ChipSync 技术通过对这些变化进行补偿，简化了内存接口的设计。这种独有特性减轻了设计后调整工作，大大改善了设计周期和整体系统可靠性。实验结果表明，Virtex-4 FPGA 还提供了高速内存接口设计中业界最佳的信号完整性。

用户友好的 Memory Interface Generator 软件工具可以支持任何器件/封装组合，为系统设计师提供了更大的灵活性，使他们能够轻松实现设计的个性化。该参考设计为 Verilog 或 VHDL 形式，采用了模块化方法来清楚地提供物理层、用户接口和控制器块。