• 基于CH371的实用USB接口设计

    摘要:给出一种基于CH371实用USB接口的硬件设计与软件实现。该USB接口具有硬件接口简单、软件编制容易、勿需了解任何USB协议或固件程序甚至驱动程序等特点,是一种非常适用于工程应用的USB接口。     关键词:CH371 USB 接口AT89C52 通用串行总线USB(Universal Serial Bus)是由Intel、Compaq、Digital、IBM、Microsoft、NEC、Nerthern Telecom七家世界著名的计算机和通信公司共同推出的新一代总线接口标准。作为一种PC机与外设之间的高速通信接口,USB具有连接灵活、可热插拔、一种接口适合多种设备、速度高(USB1.1协议支持12Mb/s,USB2.0协议支持480Mb/s)、自动配置、无需定位及运行安装程序、可为外设提供电源、低功耗、低成本、高可靠性等优点,因而在数码相机、便携式仪器、便携式存储设备等产品中广泛应用。    但是,USB接口的开发一般要求设计人员对USB的标准、Firmware(固件)编程及驱动程序的编写等有较深入的理解,因此限制了一般的硬件工程师对USB接口产品的开发使用。我们在便携式无线抄表系统中使用的USB接口芯片CH371,使用简单、性能卓越,价格低廉,只要熟悉单片机编程及简单的VB或VC应用程序编程,一般的硬件工程师在极短的周期内就能很容易地开发出相应的USB产品。 1 USB总线的通用接口芯片CH371简介 CH371是一个USB总线的通用接口芯片,如图1所示。在本地端,CH371具有8位数据总线和读、写、片选控制线以及中断输出,可以方便地挂接到单片机、DSP等控制器的系统总线上。在计算机系统中,CH371的配套软件提供了简洁易用的操作接口,与本地端的单片机通信就如读写硬盘中的文件。CH371屏蔽了USB通信中的所有协议,在计算机应用层与本地端控制器之间提供端对端的连接。使用CH371,不需要了解任何USB协议或者固件程序,甚至驱动程序,就可以轻松地将并口、串口的产品升级到USB接口。它具有以下特点: *屏蔽USB协议,在计算机应用层与本地端之间提供端对端的连接。 *两种通信模式:单向数据流模式、请求加应答模式,支持伪中断。 *自动完成USB配置过程,完全不需要本地端控制器作任何处理。 *标准的USB V1.1接口,即插即用,D+引脚内置上拉电阻。 *内置4个端点,支持USB的控制传输、批量传输、中断传输。 *通用Windows驱动程序,提供设备级接口和应用层接口。图2 *通用的本地8位数据总线,4线控制,即读选通、写选通、写选输入、中断输出。 *占用16个地址,可选直接地址方式或者复用地址方式。 *内置输入输出缓冲区,以中断方式通知本地端控制器传输数据。 *内置硬件实现的I2C主接口,应用层可以直接读写外挂的I2C从设备。 *在主控方式下可以提供16根输入信号线或者12根独立控制的输出信号线。 *内置上电复位,提供高电平有效复位输出和低电平有效复位输出。 *内置可选的看门狗电路Watch-Dog,为本地端控制器提供监控。 2 基于CH371 USB接口的硬件设计 图2给出的是CH371与MCU的硬件接口简图。对MCU AT89C52的硬件连接比较简单,主要是在该系统的设计中,如晶振的选择连接以及复位电路等,没有什么特殊的要求,而CH371的复位完全可以采用单片机复位电路产生的复位信号。带I2C接口的串行EEPROM 24C01的作用是存储产品的VID、PID、设备序列号等信息,只要地址不相同,就可以挂接多片带I2C接口的外围芯片,用户可以利用提供的动态连接库的函数,非常方便地完成对串地EEPROM的读出和写入。系统设计中,也可以没有EEPROM,CH371将使用默认的VID、PID、产品描述符和电源描述符,并且没有设备的序列号。 需要注意的是:最好在USB连接器的1和4之间跨接1个100μF的电解电容和1个0.1μF的独石或瓷片电容;12MHz晶振的外壳最好接地;阻抗匹配电阻为80Ω~150Ω。 3 信息传输软件实现流程 下位机数据上传子程序流程简图如图3所示。 下位机中断服务程序流程如图4所示。    对于计算机应用层的程序,在计算机上装载WINCHIPHEAD提供的CH371的通用驱动程序后,不必再考虑USB通信协议、固件程序、驱动程序、自动配置过程和底层数据传输过程。只需要根据提供的动态连接库的接口函数,用VB或VC编制自己的应用程序即可。 结语 从目前实际应用来看,系统的设计是成功的。尤其是基于CH371的USB接口,具有硬件设计简单、软件编程容易、成本低、传输速率快、可靠性高等特点。相信基于CH371的USB接口新产品将会越来越多。

    时间:2004-12-05 关键词: USB 接口 电源技术解析 基于 设计 实用 ch371

  • 基于uPSD323X的EPP增强并口的接口技术

    摘要:系统介绍EPP增强并口接口协议,简要介绍ST公司uPSD323X系列器件的特点及其开发环境PSDsoft EXPRESS;从硬件电路和软件编程两个方面,详细介绍使用uPSD323X系列器件实现EPP增强并口接口的设计方法。     关键词:EPP增强并口 uPSD323X PSDsoft EXPRESS 引言 在IBM公司推出PC机时,并行端口已经是PC机的一部分。并口设计之初,是为能代替速度较慢的串行端口驱动当时的高性能点阵式打印机。并口可以同时传输8位数据,而串口只能一位一位地传输,传输速度慢。随着技术的进步和对传输速度要求的提高,最初的标准并行端口即SPP模式的并行端口的速度已不能满足要求。1994年3月,IEEE 1284委员会颁布了IEEE 1284标准.IEEE 1284标准提供的在主机和外设之间的并口传输速度,相对于最初的并行端口快了50~100倍。IEEE 1284标准定义了5种数据传输模式,分别是兼容模式、半字节模式、字节模式、EPP模式和ECP模式。其中EPP模式、ECP模式为双向传输模式。EPP模式比ECP模式更简洁、灵活、可靠,在工业界得到了更多的实际应用。本文介绍的一种基于uPSD323X的EPP增强并口的设计核心是,使用uPSD323X内部的CPLD实现EPP接口。 1 EPP接口协议介绍 EPP(Enhanced Parallel Port,增强并行端口)协议最初是由Intel、Xirocm、Zenith三家公司联合提出的,于1994年在IEEE1284标准中发布。EPP协议有两个标准:EPP1.7和EPP1.9。EPP接口控制信号由硬件自动产品,整个数据传输可以在一个ISA I/O周期完成,通信速率能达到500KB/s~2MB/s。 EPP引脚定义如表1所列。表1 EPP接口引脚定义 对应并口引脚 EPP信号 方  向 说      明 1 nWrit 输出 指示主机是向外设写(低电平)还是从外设读(高电平) 2~9 Data0~7 输入/输出 双向数据总线 10 Interrupt 输入 下降沿向主机申请中断 11 nWait 输入 低电平表示外设准备好传输数据,高电平表示数据传输完成 12 Spare 输入 空余线 13 Spare 输入 空余线 14 nDStrb 输出 数据选通信号,低电平有效 15 Spare 输入 空余线 16 Ninit 输出 初始化信号,低电平有效 17 nAStrb 输出 地址数据选通信号,低电平有效 18~25 Ground GND 地线 1.1 EPP接口时序 EPP协议定义了4种并口周期:数据写周期、数据读周期、地址写周期和地址读周期。数据周期用于计算机与外设间传送数据;地址周期用于传送地址、通道、命令、控制和状态等辅助信息。图1是EPP数据写的时序图。图1中,nIOW信号实际上在进行EPP数据写时并不会产生,只不过是表示所有的操作都发生在一个I/O周期内。在t1时刻,计算机检测nWait信号,如果nWait为低,表明外设已经准备好,可以启动一个EPP周期了。在t2时刻,计算机把nWrite信号置为低,表明是写周期,同时驱动数据线。在t3时刻,计算机把nDataStrobe信号置为低电平,表明是数据周期。当外设在检测到nDataStrobe为低后读取数据并做相应的数据处理,且在t4时刻把nWait置为高,表明已经读取数据,计算机可以结束该EPP周期。在t5和t6时刻,计算机把nDataStrobe和nWrite置为高。这样,一个完整的EPP数据写周期就完成了。如果就图1中的nDataStrobe信号换为nAddStrobe信号,就是EPP地址写周期。    图2是EPP地址读周期。与EPP写周期类似,不同的是nWtrite信号置为高,表明是读周期,并且数据线由外设驱动。 从EPP读、写周期可以看出,EPP模式的数据传输过程是一个信号互锁的过程。以EPP写周期为例子,当检测到nWait为低后,nDataStrobe控制信号就会变低,nWait状态信号会由于nDataStrobe控制信号的变低为而高。当计算机检测到 nWait状态信号变高后,nDataStrobe控制信号就会变高,一个完整的EPP写周期结束。因此,EPP数据的传输以接口最慢的设备来进行,可以是主机,也可以是外设。 1.2 EPP增强并口的定义 EPP增强并口模式使用与标准并口(SPP,Standard Paralled Port)模式相同的基地址,定义了8个I/O地址。基地址+0是SPP数据口,基地址+1是SPP状态口,基地址+2是SPP控制口。这3个口实际上就是SPP模式下的数据、状态和控制口,保证了EPP模式和SPP模式的软硬件兼容性。 基地址+3是EPP地址口。这个I/O口中写数据将产生一个连锁的EPP地址写周期,从这个I/O口中读数据将产生一个连锁的EPP地址读周期。在不同的EPP应用系统中,EPP地址口可以根据实际需要设计为设备选择、通道选择、控制寄存器、状态信息等。给EPP应用系统提供了极大的灵活性。 基地址+4是EPP数据口。向这个I/O口中写数据将产生一个连锁的EPP数据写周期,从这个I/O口读数据将产生一个连锁的EPP数据写周期。基地址+5~+7与基地址+4一起提供对EPP数据口的双字操作能力。EPP允许主机在此个时钟周期内写1个32位双字,EPP电路再把32位双字拆为个字节依次从EPP数据口中送出去。也可以用其所长6位字方式进行数据传送。 由于EPP通过硬件自动握手,对EPP地址口和EPP数据口的读写操作都自动产生控制信号而无需软件生成。2 uPSD323X及其开发环境PSDsoft EXPRESS ST公司的uPSD323X是带8032内核的Flash可编程系统器件,将于8032 MCU、地址锁存器、Flash、SRAM、PLD等集成在一个芯片内。其主要特点如下:具有在线编程能力和超强的保密功能;2片Flash保存器,1片是128K或者256K的主Flash存储器,另一片是32K的从Flash存储器;片内8K的SDRAM;可编程的地址解码电路(DPLD),使存储器地址可以映射到8032寻址范围内的任何空间;带有16位宏单元的3000门可编程逻辑电路(CPLD),可以实现EPP接口等及一些不太复杂的接口和控制功能;2个异步串口、I2C接口、USB接口、5通道脉冲宽度调节器、50个I/O引脚等。由于uPSD323X采用的是8032内核,因此可以完全得到Keil C51编程器的PSDsoft EXPRESS是ST公司针对PSD系列产品(包括uPSD)开发的基于Windows平台的一套软件开发环境。经过不断升级,目前最新版是PSDsoft EXPRESS 7.9。它提供非常容易的点击设计窗口环境用户不需要自己编程,也不需要了解HDL语言,只有点击鼠标即可完成对地址锁存器、Flash、可编程逻辑电路等外设的所有配置和写入。它支持所有PSD器件的开发,使用PSDsoft EXPRESS工具对uPSD323X系列器件的可编程逻辑电路的操作简单、直观。PSDsoft EXPRESS工具可以在ST网站(www.st.com/psd)免费下载。 3 用uPSD323X实现EPP接口设计 3.1 硬件接口 EPP增强并口的速度最高可达到500KB/s~2MB/s,这对外设的接口设计提供了一个很高的要求,如果外设响应太慢,系统的整体性能将大大下降。用户可编程逻辑器件,系统的整体性能将大大降低。用户可编程逻辑器件,如FPGA(Field Programmable Gates Array,现场可编程门阵列)和CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件),可以实现EPP增强并口的接口设计,这种实现方案可以达到并口中的速度极限,并且保密性好。ST公司的uPSD323X内部集成了可编程逻辑电路(CPLD),因此使用uPSD323X可以很好地实现EPP增强并口的接口设计。 EPP接口(EPP1.7)外设硬件接口原理如图3所示。在本设计中,uPSD323X通过中断的方式接收PC机并口的数据,并且当外设准备好数据上传到PC机时,PC机采用的也是中断方式接收外设的数据。 在上述硬件电路的基于上实现EPP并口通信还需做两部分的工作:一部分工作是在PSDsoft EXPRESS工具中完成对CPLD 的数据的锁存;另一部分工作是在KEIL C51环境下编写中断服务程序,实现EPP数据的读取和发送。图3    3.2 对CPLD的编程及其实现数据锁存的过程 在PSDsoft EXPRESS工具中,将PA端口(EPPD0~EPPD7)配置成带有时钟上升沿触发的寄存器类型(PT clocked register)的输入宏,PB0(nWait)配置成上升沿触发的D类型寄存器(D-type register)的输出宏,PB3(nWrite)、PB4(nDstrb)、PB2(nAstrb)配置成CPLD逻辑输入(logic input)口。NDstrb信号和nAstrb信号各自取反再相与后的值作为输入宏单元和输出宏单元的时钟。上述对PA、PB端口的配置用方程式表示如下: PORTA EQUATIONS: ======================= !EPPD7_LD_0=nAstrb & nDstrb; EPPD0.LD=EPPD3_LD_0.FB; !EPPD3_LD_0=nAstrb & nDstrb; EPPD1.LD=EPPD3_LD_0.FB; !nWait_C_0=nAstrb & nDstrb; EPPD2.LD=EPPD3_LD_0.FB; EPPD3.LD=EPPD3_LD_0.FB; EPPD4.LD=FPPD7_LD_0.FB; EPPD5.LD=EPPD7_LD_0.FB; EPPD6.LD=EPPD7_LD_0.FB; EPPD7.LD=EPPD7_LD_0.FB; PORTB EQUATIONS: ======================= nWait.D:=1; nWait.PR=0; nWait.C=nWait_C_0.FB; nWait.OE=1; nDstrb.LE=1; nAstrb.LE=1; EPP数据的锁存过程如下:以计算机向外设传输数据(即EPP数据写周期)为例子,计算机首先检测nWait信号,如果nWait为低计算机把nWrite信号置为低,表明是写周期,同时将数据放到数据总线上,然后置低nDstrb信号。此时,nDstrb信号会出现一个上升沿,此上升沿会将PA端口的数据锁存到输入宏;同时,此上升沿使nWait信号变高,表示外设正忙阻计算机发数年。当计算机检测到nWait信号为高后就会将数据握手信号nDstrb变高,EPP数据写周期结束。上述EPP数据的锁存和nWait握手信号的产生都由硬件产生,因此数据传输速度快。整个数据传输过程可以在一个I/O周期内完成,锁存到输入宏的数据的读取和nWait信号的清除则在外部中断0服务程序软件完成。 3.3 中断服务程序的功能描述及流程 由硬件原理图可以看出,EPP并口的nDstrb和nAstrb信号线分别连到uPSD323X的外部中断定和外部中断1引脚。当发生EPP数据读写时,nDstrb信号就会产生一个下降沿,引起外中断定中断。当发生EPP地址读写时,nAstrb信号就会产生一个下降沿,引起外中断1中断。外部中断0和外部中断1的中断服务程序的功能是相同的,只不过前者接收或发送的是数据而后者是地址、命令等。以外部中断0的中断服务程序为例,详细介绍数据正向传输(计算机向外设发送数据)和反向传输(外设向计算机传送数据)时中断服务程序的功能。外部中断0中断服务程序流程如图4所示。 (1)数据正向传输 当发生EPP数据写周期时,即数据正向传输时,计算机首先检测nWait信号。如果nWait为低,表示外设已准备好接收数据。计算机把nWrite信号置为低,表明是写周期,同时将数据放到数据总线上,然后置低nDstrb。NDstrb信号就会产生一个下降沿,此下降沿一方面将PA端口的数据锁存到输入宏并使nWait信号变高,表示外设正忙另一方面引起外部中断0中断,在外部中断0的中断服务程序中读取输入宏锁存的数据,然后将nWait信号清零通知计算机现在外设已经准备好可以再次接收数据了。 (2)数据反向传输 外设准备好数据需要上传到计算机时,uPSD323X就会将数据放到PA端口,同时置低Intr信号线,向计算机申请一个中断,计算机中由一个硬件驱动程序来处理并口的硬件中断。驱动程序在并口中断服务程序中,通过读取EPP数据口获得外设上传的数据。由于EPP接口的握手信号由硬件产生,当计算机读取EPP数据口时同样会检测nWait信号。如果nWait为低,计算机把nWrite信号置高,表明是读周期,然后置低nDstrb,nDstrb信号就会产生一个下降沿。此下降沿使nWait信号变高,同时引起uPSD323X外部中断定中断。在外部中断0的中断服务程序中,为确保计算机将PA端口的数据取走,需不断检测nDstrb是否为高。当nDstrb为高时,表示计算机已将PA端口听数据读走,然后中断服务程序将nWait置低,EPP数据读周期结束。 结语 本文系统地介绍了EPP增强并口协议,并给出使用ST公司的uPSD323X系列器件实现EPP增强并口的接口方法。此方案不需要外接门电路,保密性好,成本低。

    时间:2004-12-05 关键词: 接口 技术 并口 电源技术解析 基于 epp 增强 upsd323x

  • RS-232多串口扩展器件SP2538及其应用

    摘要:SP2538是采用低功耗CMOS工艺生产的专用串行口(RS232)扩展芯片,它可将单片机或DSP等原有的单UART串口扩展至5个全双工UART口,从而解决了此类器件串口太少的问题。文中介绍了SP2538的性能特点,引脚功能及应用方法,并以单片机为例给出了多串口扩展的硬件电路及相应的通信程序。     关键词:RS-232;串口扩展;单片机;SP2538 1 概述 SP2538是专用低功耗串行口扩展芯片,该芯片主要是为解决当前基于UART串口通信的外围智能模块及器件较多,而单片机或DSP原有的UART串口又过少的问题而推出的。利用该器件可将现有单片机或DSP的单串口扩展至5个全双工串口。与其它具有多串口的单片机或串口扩展方案相比,采用SP2538实现的多串口扩展方案,具有扩展串口数量多、对扩展单片机的软硬件资源占用少、使用方法简单、待扩展串口可实现较高的波特率、成本低廉、性价比高等优点。同时,它还具有如下特点: ●可将单UART串口扩展为5个UART串口; ●工作速率范围宽,5个子串口可产生2400bps~9600bps之间的任意波特率; ●可全双工工作,母串口和所有子串口都支持全双工UART传输模式; ●工作电源电压范围宽:3.3V~5.5V; ●典型工作电流为4.6mA(子串口速率为9600bps、VCC为3.3V时); ●资源占用少,除占用上位机原有串行口中断外,不占用任何中断资源; ●具有节电模式,进入节电模式后,其典型静态电流约8μA; ●上位机发送数据可自动唤醒; ●输出误差小,所有子串口的输出波特率误差均小于0.08%; ●误码率低于10-9(所有串行口数据输入波特率误差小于等于±2%); ●接收范围宽,波特率误差小于2.5%时,子串口即可完全正确接收;母串口的接收范围更宽,并可自适应56000bps和57600bps两种标准波特率(fosc—in 为20.0MHz时); ● 可用上位机进行监控,并具有上电复位和看门狗监控输出,适用于没有看门狗或需要更多重监控的高可靠上位机程序监控系统。2 引脚功能 SP2538具有双列直插DIP及双列贴片SOIC两种封装形式。后缀为SP2538xxH的复位时输出高电平而后缀为SP2538xxL的复位时输出低电平,可分别适用高、低电平复位的单片机。图1给出了DIP封装高电平复位SP2538DPH的外形及引脚排列图,各引脚的功能说明列于表1。表1 SP2538引脚说明 引脚名称 引脚编号 引脚类型 引  脚  描  述 TX5~TX0 1、3、5、7、9、14 Output 串口5~串口0数据发送(连接上位机RX口) RX5~RX0 2、4、6、8、10、13 Input 串口5~串口0数据接收(连接上位机TX口) VCC1 11 - - - 电源1(逻辑电路电源) +RST 12 Output 复位控制输出(适用于高电平复位的MCU) VCC2 15 - - -  电源2(时钟电路电源) GND 16 - - -  电源地 OSCI 17 Input 时钟输入(用于波特率发生器等) OSCO 18 Output 时钟输出 ADRI0~ADRI2 19~21 Input 母串口(RX5)数据接收地址0~2 ADRO0~ADRO2 22~24 Output 母串口(RX5)数据发送地址0~2 3 应用说明 3.1 母串口收发数据过程与时序 (1)上位机接收来自母串口的数据 上位机从母串口接收到一个字节数据后,会立即读取SP2538的输出地址ADRO2~ADRO0(编码方式为:8-4-2-1码),然后根据输出地址的编码即可判断接收到的数据来自哪个子串口,上位机接收来自母串口的数据时序如图2所示。 (2)上位机向母串口发送数据 发送数据时,上位机首先通过串口写入欲发送数据的子串口号,即先由上位机的串口发送数据地址ADRI2~ADRI0(编码方式:8-4-2-1码),然后将欲发送的数据由上位机串口发出。需要注意的是:母串口的波特率是子串口的6倍,即上位机在连续向母串口发送6个字节的时间内,子串口才能发送完一个字节。上位机向母串口发送数据的时序如图3所示。表2列出了SP2538的操作时限要求。表2 SP2538操作时限 时限内容 说   明 最  小  值 典  型  值 最  大  值 Tpwr-up 上电复位延时 150ms … … Treset 芯片指令复位时间 … … 50μs Twdt-rst 看门狗溢出复位脉冲宽度 80ms … … Taddr-in 数据接收地址保持时间 10ns … … Twake-up 芯片唤醒延时 … … 9ms Taddr-hold 数据发送地址保持时间 (2/fosc-in)ms … … Twdt-over 看门狗溢出周期 800ms … … 3.2 其它说明 母串口和所有子串口内部均具有独立的数据发送缓冲存储器(FIFO Buffer)和接收缓冲存储器(FIFO Buffer),所有的RS232串行口都支持全双工异步传输模式,即所有串行口都可以同时独立接收和发送数据,且不会丢失任何数据。 母串口波特率由K1=2880 fosc-in计算,其单位为MHz,且fosc—in小于20.0Hz。在SP2538输入时钟fosc—in为20.0MHz时,母串口可自动适应上位机的56000bps和57600bps两种标准波特率输入,即fosc—in为20.0MHz时,上位机的RS232波特率可以设置成56000bps或57600bps。子串口波特率为:K2=480 fosc—in 。 母串口和所有子串口都是TTL电平接口,可直接与单片机或TTL数字电路接口,若需连接PC机,则必须增加电平转换芯片,如MAX202,ICL232等。 SP2538具有内置的上电复位电路和可关闭的看门狗监控电路,用于监控上位机程序是否正常运行,同时也可以简化上位机复位电路的设计。上位机写命令字“0x10”可实现喂狗,而写命令字“0x15”则可关闭看门狗(初次上电后,看门狗处于激活状态),写命令字“0x20”可激活看门狗监控功能。 上位机可通过芯片复位指令(命令字为“0x35”)在任何时候对芯片进行指令复位(复位时间Treset小于50μs)。图2和图3    上位机可通过芯片睡眠指令(命令字为“0x55”)使芯片在任何时候进入微功耗睡眠模式,以降低系统功耗。初次上电后,芯片不会自行进入睡眠模式。应当注意的是,只能由上位机发送任意一个字节数据将其唤醒,而其它所有子串口均不能将其唤醒。 未使用的输入端口(如:RX0、RX1、RX2…等)必须连接到VCC,未使用的输出端口(如:TX0、TX1、TX2…、ADRO0、ADRO1…等)必须悬空。 4 应用实例 SP2538的应用领域包括数据采集、工业控制、仪器仪表、智能家电、医疗设备、税控加油机、商业POS机、家庭安防控制、车辆监控和调度、GPS卫星定位与导航、有线及无线数据传输、基于PC机的多串口卡、水、电、气表抄表系统、室外多媒体电子广告以及其它对通信稳定性、成本和开发周期要求比较严格的各种应用和工业MODEM阵列等方面。 4.1 应用电路 利用SP2538可将仅有一个UART串口的单片机扩展为具有5个UART串口的单片机。图4以常用的AT89C52单片机为例给出了相应的串口扩展电路。图中,AT89C52的全双工串口与SP2538的母串口5相连。该串口5同时也作为命令/数据口。SP2538的ADRI0、ADRI1、ADRI2分别与AT89C52的P2.3、P2.4、P2.5口相连,可用于选择发送数据时的相应串口0~4,ADRO0、ADRO1、ADRO2与AT89C52的P2.0、P2.1、P2.2口线相连,可用于判别接收的数据来自串口0~4的哪一个。SP2538的时钟频率可选为20MHz,此时母串口5的波特率为57600bps,串口0~4的波特率为9600bps。 4.2 应用程序 下面是与上述硬件电路相关的接口程序,该程序用C51语言编制,程序分为上位机发送、接收中断服务程序和主程序两部分。 uchar idata uart0_t_but[8];? uchar idata send_buf[8]; uchar idata uart0_r_but uchar idata uart0_send_num uchar idata uart_port_num,send_byte_num,uart_point-er? bit bdata write success,uart_busy; bit bdata uart0_receive sbit ADRI_0=P2^0; sbit ADRI_1=P2^1; sbit ADRI_2=P2^2; sbit ADRO_0=P2^3; sbit ADRO_1=P2^4; sbit ADRO_2=P2^5; serial()interrupt4 using3{ //上位机RS232接收、发送中断入口 if(RI){? RI=0; Switch(P2&0x07){ case uart0_r_buf=SBUF uart0_receive=1 break; } else { TI=0; switch(uart_pointer){ case uart_pointer++; if(uart0_send_num){ ADRO_0=0; ADRO_1=0; ADRO_2=0; Uart0_send_num--; SBUF=uart0_t_buf[uart0_send_num] uart_busy=1 break; } elseif(uart1_send_num|uart2_send_num|uart3_send_num|uart4_send_num) { ADRO_0=0 ADRO_1=0 ADRO_2=0 SBUF=0x00 uart_busy=1 break; } else {uart_busy=0;break;} } 注: case1:… case2:… case3:… case4:… 除地址不同外其余同case0。 Void uart_send(unchar uart_port_num,uchar send_byte num){ uchar i switch(uart_port_num)“ case for(i=0;i<send_byte_num;i++){ uart0_t_buff[i]=send_buf[i];? } uart0_send_num=send_byte_num; write_success=1; if(uart_busy==0){ T1=1; uart_pointer=0; break; } else{break;}? } 注: case1:… case2:… case3:… case4:… 除地址不同外其余同case0。 main(){ TMOD=0x20; THI=0xff; TCON=0x40; SCON=0x50; PCON=0x80; //波特率加倍 IE=0x90; PI=0; while(1)“? send_buf[0]=0x31; write_success=0; if(!uart0_send_num){ uart_send(0,4) } } } 5 结束语 近年来,以单片机为核心构成的具有UART接口的智能仪器仪表及智能模块不断涌现,此类产品可方便地与单片机构成分布式系统。另一方面,系统中的单片机也要与上位计算机之间进行通信,从而构成二级分布式系统。SP2538的出现为此类多串口应用领域提供了一个良好的解决方案。

    时间:2004-12-05 关键词: 器件 电源技术解析 及其 应用 串口 扩展 rs-232 sp2538

  • 具有USB2.0接口的高速数据采集卡设计

    摘要:讨论基于USB接口的高速数据采集卡的设计与实现。详细讲述数据采集卡的硬件部分设计,并简要介绍固件程序、驱动程序和应用软件的设计。     关键词:USB2.0 FPFO FPGA 固件程序 主从系统 引言 数据采集在现代工业生产及科学研究中的重要地位日益突出,并且实时高速数据采集的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中,都需要进行高速数据采集。现在通用的高速数据采集卡一般多是PCI卡或ISA卡,这些采集卡存在很多缺点,比如安装麻烦,价格昂贵,尤其是受计算机插槽数量、地址、中断资源的限制,可扩展性差。 通用串行总线USB是用来连接外围设备与计算机之间的新式标准接口总线。它是一种快速、双向、同步传输、廉价的并可以实现热拔插的串行接口。USB技术是为实现计算机和通信集成而提出的一种用于扩充PC体系结构的工业标准。基于USB接口的高速数据采集卡,充分利用了USB总线的优点,它也必将被越来越多的用户所接受。1 USB数据采集卡原理 1.1 USB简介 USB是英文Universal Serial Bus的缩写,中文含义是“通用串行总线”。它支持在主机与各式各样即插即用的外设之间进行数据传输。它由主机预定传输数据的标准协议,在总线上的各种设备分享USB总线带宽。当总线上的外设和主机在运行时,允许自由添加、设置、使用以及拆除一个或多个外设。USB总线技术的提出就是想利用单一的总线技术,来满足多种应用领域的需要。USB1.1协议支持两种传输速度,即低速1.5Mbps和高速12Mbps。为了在高速接口之争中占有一席之地,2000年发布了USB2.0协议,它向下兼容USB1.1协议,数据的最高传输速率提高到480Mbps,这就使USB对打印机和其它需要快速传递大容量数据的外设更具吸引力。 为了满足实际数据采集USB传输速度较高的需要,选择了Cypress公司的内置USB接口微控制器芯片EZUSB FX2系列,开发了具有USB接口的高速数据采集卡。 1.2 系统框图 USB系统是一个主从系统,而非对等(peer-to-peer)系统。在主从系统中,命令是由主设备发出,而从设备只能接收命令,只有在主设备读取数据时,从设备才能提交数据。如图1所示,在USB控制器与外围电路之间需要一个FIFO,来充当数据的缓存区。那么,在USB从设备向主设备发送数据时存在一个问题:FIFO多大才能满足要求。为了满足数据采集中高速实时流数据垢应用,避免FIFO溢出,在我们的系统中,通过FPGA及SDRAM构造一个容量的FIFO(图1虚线框内所示),可以提供一个低成本并能满足高速实时流数据传输的解决方案。图22 USB数据采集卡硬件 2.1 EZ-USB FX2(CY7C68013)芯片 Cypress公司的EZ-USB FX2系列芯片是最早符合USB2.0协议的微控制器之一,它集成了符合USB2.0协议的收发器(transceiver),串行接口引擎(SIE),增强型的8051内核以及可编程的外围接口。FX2系列芯片独特的结构使得数据传输速度最高可达56Mbps,最大限度地满足了USB2.0的带宽。 EZ-USB FX2的微处理器是一个增强型的8051内核,性能可达标准8051的5~10倍,并与标准8051的指令完全兼容。增强型的8051内核使用RAM世馘 作程序指令和数据存储器,从而使得EZ-USB FX2具有“软”特性,也就是说,可以通过自行编写程序指令来实现所需的功能。EZ-USB FZ2使用增强型SIE/USB接口(称为USB核),通过执行USB部本身的协议来简化8051代码编写的工作。这样采用硬件完成USB塄,简化了固件代码的编制。对于固件代码的使用,主机通过软件下载的方法实现。这种方法充分利用FZ2内部的8KB RAM来装载8051代码和数据。由于EZ-USB FZ2具有重新枚举的能力,所以在初始化枚举时,用户并不需要断天设备就可以装载新的描述符。设备描述符和8051程序代码都能通过主机中的磁盘文件下载,只有制造商号、产品号和设备号从启动时从一个16字节的EEPROM下载到硬件中的。通过这种方式,可以比较容易地从主机升级软件和修改USB总线设备的固件代码。 EZ-USB FX2的通用可编程接口GPIF以及Master/Slave端点FIFO所对应的8/16位数据总线,可以很容易地实现FX2与当前一些主流通过接口(如ATA、UTOPIA、EPP、PCMCIA和大部分DSP处理器)的互连。它共有7个端点,端点0,端点1和IN和OUT,还有端点2、4、6和8。其中,前3个端点的大小是固定的64字节,后4个端点默认大小是2级512字节的FIFO,端点2和端点4默认是OUT端点,端点6和端点8默认是IN端点,而端点2和6分别可以定义为2级、3级或4级的存储器,每级的大小也可以是512字节或1024字节。从EZ-USB FX2方向来看,一个端点相当于通过总线收发数据的缓冲区,EZ-USB FX2从OUT缓冲区中读取端点数据,将通过USB传的端点数据写入IN缓冲区。它求全责备速(12 Mbps)和高速(480 Mbps)传输速率,并具有USB协议所规定的4种传输方式,即控制方式(control mode)、中断传输方式(interrupt mode)、批量传输方式(bulk mode)和等时传输方式(isochronous mode)。    EZ-USB FX2系列是基于RAM的“软”结构,在开发过程中允许无限制设置和升级;它支持全速USB总线吞吐量的传输,使用EZ-USB FX2进行设计,可以不受端点数、缓冲区大小和传输速度的限制;此外,其内核中做了大量的辅助指令,简化了编码,同时也加快了对USB特性的了解。基于以上EZ-USB FX2系列芯片的特性,在开发的过程中,采用了EZ-USB FX2系列中的CY7C68013芯片(128引脚),其简化结构如图2所示。 FX2可配置成三种不同的接口模式Ports、GPIF Master和Slave FIFO,本项目采用Slave FIFO模式。在该模式下,外部逻辑或外部处理器直接连接到FX2的端点FIFO,GPIF没有被激活,因为外部逻辑可以直接控制FIFO,所以FIFO的基本控制信号(标志、片选、使能)由FX2的引脚引出。外部控制可以是同步或异步,可以使用内部时钟,也可以向FX2的接口提供外部时钟。 2.2 FPGA芯片EP1C6-Q240 在本设计中,所用的FPGA采用Altera公司最新的CYCLONE芯片EP1C6-Q240。它是一款高速价比的FPCA芯片,工作电压为1.5V,采用0.13μm工艺技术,全铜SRAM工艺,其存储器密度可达5980个逻辑单元,包含20个128×36位的RAM块,总的RAM空间达到92160位,内嵌了2个锁相环电路和一个用于连接SDRAM的特定双数据率(deficated data rate)接口。此外,该芯片还支持多种不同的I/O标准(包括PCI接口,可连接ASSP和ASIC设备的接口以及串行设备接口等)。 这里FPGA的作用除了与SDRAM构成一个大容量的FIFO以外,还需要完成一些控制功能。对于本文的应用,需要完成HDB3码到NRZ码的转换及数据的串并转换等。具体问题要具体分析,用户可根据自己的需求对FPGA进行编程。 2.3 A/D转换芯片MAX1180 MAX1180是Maxim公司的双通道105Msps、3.3V工作电压、低功耗的高速A/D芯片,采样数据10位电平量化。它是采用差分输入,带有宽带跟踪/保持(track-and-hold)的双通道9级流水线型结构的ADCs,如图3所示。实际的芯片包括两个图示的电路,作为输入的两路通道,互不干扰。各路采样信号每半个时钟周期通过一个STAGE,完成连续转换到数据输出共需5个时钟周期。每个流水线首先通过一个1.5位的快闪ADC对输入电码量化,然后再由DAC产生一个对应于量化结果的电压并与输入电压作差,输出电压放大2倍后送到下一级流水线处理。A/D-D/A两次变化以及差分处理的目的在于进行差错校正,以保证在流水线上的各个阶段,ADC的偏移量得到补偿并且无代码丢失。 2.4 硬件连接 根据系统对数据传输的速度和实时性的要求,配置CY7C68013工作的接口模式为Slave FIFO模式。当进行数据采集时,硬件连接方式如图4所示。 A/D转换器的采样时钟同时作为CY7C68013的Slave FIFO模式的读写控制时钟,即CY7C68013的接口时钟连接到IFCLK引脚。SCWR/SLRD是CY7C68013 Slave FIFO的写使能/读允许信号。FPGA向C7C68013 Slave FIFO提供Slave FIFO输出允许信号SLOE,仅在数据输出时有效。FD[15:0]为16位双向数据总线。FIFOADR1:0》为端点FIFO选择信号。在数据输入时固定为00,选择的是端点2;在数据输出时固定为10,选择的是端点6。3 USB数据采集卡软件 软件设计是一个USB设备开发的必备环节。USB应用系统软件设计分为三部分:初始化软件、主机操作系统上的客户驱动程序以及主机应用程序。初始化软件是下载到控制器中的固件代码,它响应各种来自系统的USB标准请求(包括USB设备的枚举、驱动程序的选择加载等),完成连接设备和主机的任务。主机应用软件通过客户驱动程序与系统USBI(USB Device Interface)进行通信,其主要任务是将采集进来的数据流,根据所需处理功能的要求来完成各种基于Windows程序的处理。 3.1 EZ-USB FX2的初始化 通过固件程序的调度,主机才能得到设备的描述符以及完成端点数据的传输。对于固件程序的编程,其基本结构如下: ①初始化,包括处理器和外围电路的初始化; ②主函数,包括完成符合设备特定要求的代码; ③中断处理,包括处理各种中断的程序代码。 总的来说,固件程序的编写有两种方式。其一,对于熟悉8051汇编语言的用户来说,可以直接利用汇编语言编写结构紧凑、高效率的固件代码;其二,EZ-USB以利用现成的固件程序框架函数,根据设备的需求添加相庆的用户,来完成特定的目的。 为了加快USB接口的开发过程,利用EZ-USB FX2提供的一些框架函数来简化用户代码,使用相应端口(端口2输入,端口6输出)利用EZ-USB FX2的Slave FIFO结构采用此处理传输,基本的固件程序框架函数如下: void TD_Init(void) //该函数用来完成EZ-USB FX2的初始化 { CPUCS=0x10; //工作频率48MHz IFCONFIG=0xC3; //决定FX2的工作模式(slave FIFO)及相关设置 IN07VAL=bmEP2; OUT07VAL=bmEP6;//使能端点2输入和端点6输出 … EP2FIFOCFG=0x6D;//AUTOOUT=0,AUTOIN=1,WORDWIDE=1 SYNCODELAY; EP6FIFOCFG=0x75;//AUTOOUT=1,AUTOIN=0,WORDWIDE=1 SYNCDELAY; //对端点2和端点6的配置,WORDWIDE=1配置的是使用16位数据线。 EP2CFG=0xEA; //端点2:输入、批量传输、最大包字节为1024,双缓冲 SYNCDELAY; EP6CFG=0xAA; //端点6:输出、批量传输、最大包字节为1024、双缓冲 SYNCDELAY; } void TD_Poll(void) //此函数在设备运行时反复被调用,它包括完成用户任务的函数 { } BOOL TD_Suspend(void) //该函数在设备进行挂起状态前调用 { return(TRUE); } BOOL TD_Resume(void)//设备重启后调用 { return(TRUE); } 在整个固件程序中,EZ-USB FX2设备上电或复位后,首先对所有的内部状态变量初始化,随后调用TD_Init()函数,并开中断,此时固件程序不断检测控制端口0是否收到SETUP包。一旦收到,固件程序就开始调用用户函数TD_Poll(),其中用户需要完成的功能代码就在TD_Poll()函数一。调用完成后,重复检测端口0是否收到SETUP包,若有,继续执行设备请求,调用TD_Poll()函数;否则,检测USB核是否有USB挂起事件,若有,调用TD_Suspend()函数,其返为真时,检测USB核是否有重新开始事件,没有时,设备进入挂起状态,反之,调用TD_Resume(),进行下一次循环;当TD_Suspend()函数返回为假时,直接转入下次循环。 此外,固件程序框架中还定义了许多中断处理函数,当用到时可以在相应的九加入自己编写的代码,这样既清晰又便于理解,用户就可以在不用改变整个程序的前提下,仅仅通过改变相应的模块,来实现自己的功能。 3.2 主机软件部分 主机软件部分包括USB客户驱动程序主和机应用程序。USB客户驱程序是支持即插即用功能的标准WDM驱动程序,它为实现控制传输、中断传输和批传输提供了标准接口函数。而主机应用程序的作用在于与操作系统相互作用,当操作系统认为有新设备接入时,就会自动调用相应的设备驱支以。加之该软件需要一个图形用户界面来控制所用的函数,这里采用VC++来编制应用程序,利用CreateFile得到USB句柄,用DeviceIoControl来向设备驱动程序发送请求,完成在EZ-USB FX2中的数据批传输的读取与写入。程序实例如下: HANDLE DeviceHandle; DeviceHandle=CreateFile(.ezusb0,GENERIC_WRITE, FILE_SHARE_WRITE,NULL,OPEN_EXISTING,0,NULL); //得到设备ezusb0的句柄 DeviceIoControl (DeviceHandle, IOCTL_EZUSB_BULK_WRITE, LPVOID lpInBuffer,//;输入数据存储地址指针 Sizeof(BULK_TRANSFER_CONTROL), LPVOID lpOutBuffer,//输出数据存储地址指针 DWORD nOutBufferSize,//输出缓存大小 LPDWORD lpBytesReturned,//接收输出数据字节计数器变量的指针 NULL); //写数据到EZ-USB FX2设备 DeviceIoControl(DeviceHandle,IOCTL_EZUSB_BULK_READ, LPVOID lpInBuffer,//输入数据存储地址地 Sizeof(BULK_TRANSFER_CONTROL), LPVOID lpOutBuffer,//输出数据存储地址批晚霞 DWORD nOutBufferSize,//输出缓存大小 LPDWORD lpBytesReturned,//接收输出数据字节计数器变量的指针 NULL); //从EZ-USBFX2设备中读数据 ColseHandle(DeviceHandle); //关闭USB句柄 结语 本项目的目的是将信号处理电路中输出的信号(I、Q两路),通过模数转换,在满足10Mbps传输速率的基础上,通过USB接口完成数据写入硬盘的工作。事实证明,基于USB2.0接口的高速数据采集卡完全满足设计要求。可以预见,基于USB2.0接口的高速数据采集卡一定会有广阔的应用空间。

    时间:2004-12-05 关键词: 接口 数据采集 usb2.0 电源技术解析 设计 具有 高速

  • 基于DSP平台的USB接口设计

    摘要:DSP的高速运算性能使它在数字信号的处理上有着独一无二的优势,但是通常数字信号的数据量非常庞大,需要一种非常方便、高速的接口来实现与PC机的接插。本文给出一种基于DSP平台的低成本高速USB接口方案。它采用Philips公司的PDIUSBD12接口芯片,实现DSP图像采集系统与PC机的高速数据传输。最后作出的接口,其数据传输速率达580KB/s以上,效果很好。     关键词:USB DSP PDIUSBD12 图像传输 接口设计 引言 USB接口(Universal Serial Bus)是一种通用的高速串行接口。它最主要的特点是它的高速传输特性。USB1.1理论速度极限可以达到12Mb/s,USB2.0可达到480Mb/s。这样,它可以很好解决大数据量的数据在嵌入式系统与PC机之间的互传问题;同时,它支持热插拔,并且最多同时支持127个外设,非常适合嵌入式系统的应用。 本次设计是在一个已有的DSP图像采集嵌入式系统的基础上,为它配接上一个USB1.1的接口,以达到DSP图像采集系统高速地将图像数据回传到PC机中的目的。设计的要求主要有: ①在原有平台提供的接口基础上,加入一个低成本、高速度的USB接口; ②通过USB接口,实现PC机对DSP图像采集系统的操作与控制; ③实现图像数据在DSP摄像系统与PC机之间高速的双向传输。 基于以上几点可以看出,本方案最主要的特点是成本低廉且传输速度高。 1 硬件方案选择与设计 1.1 方案选择 对于基于DSP平台的USB接口设计,经过综合考虑了几种方案之后决定,采用一个不带MCU内核的USB接口芯片PDIUSBD12(成本非常低,一片PDIUSBD12的价格仅为20元),再加上简单的外围电路和时序调整电路。 这种芯片仅仅完成USB底层的数据链路级交换,并提供给本地微控制器一个并行的接口,但是它并不完成协议层的工作。协议层的工作需要对微控制器编程,控制USB接口芯片来实现USB协议。所以,开发难度相对来说大一些,要做的编程工作也多一点。但是这套方案的成本非常低,而且由于直接用DSP作为微控制器,没有原单片机的瓶颈限制,所以可以实现很高的数据传输速率。该系统的原理框图如图1所示。 由于PDIUSBD12的并行接口时序较慢,只能达到2MB/s。这个速度相对于DSP来说比较低,而且有些地方不是简单地在程序中加入延时就可以调整,所以需要一个时序调整电路来完成它们之间的配合。图2 TMS320C2XX写时序    1.2 PDIUSBD12芯片 PDIUSBD12芯片是由Philips公司推出的一种USB1.1接口芯片。它可以工作在5V或者3.3V的工作电压下;具有8位数据总线,且有完全自治的DMA传输操作。它还具有可控制的软件连接(SoftConnect)功能,可以保证在微控制器可靠完成初始化之后再连接上USB总线。另外,它还有一个LED驱动脚,可以外接LED来监测USB的枚举过程和数据传输过程。当USB接口枚举完成,并且成功配置以后,LED将会一直点亮;而在枚举过程以及USB数据通信过程中,LED只是有节奏地闪烁。 PDIUSBD12只占用微控制器的两个地址资源。也就是说,它只有一根地址线。其中一个地址用来向芯片中写命令,另外一个地址用来向燕片中写数据或者从芯片中读取数据。 PDIUSBD12一共有三组端点:端点0完成控制传输;端点1可以配置成中断传输;端点2是主要的数据传输端点。它有64B的缓冲区,如果加上它的双缓冲机制,就有128B的缓冲区;它可以配置成批量传输模式,或者同步传输模式。 总的来说,PDIUSBD12是一款性能优异,价格相对软低的USB接口芯片。 1.3 时序芯片 为了降低成本、简化电路,本方案不使用DMA传输方式,而以TI公司的TMS320C2XX作为微控制器(使用20MHz晶振)。它的并口速度非常高,远远高于PDIUSBD12所要求的最高限制2MB/s。此处是硬件设计最关键的地方。 经过详细的时序分析发现,大部分问题可以通过在DSP固件设计的加入延时,或者设置DSP的WSGR寄存器来解决。但是有一个问题,必须在硬件上加以解决。图2是DSP(TMS320C2XX)的写时序。图3 PDIUSBD12写时序    图2中,参数th(W-D)是指在WE信号变高(无效)以后,所写的数据将仍然保持有效的时间。这个值最小为3ns,最大为14ns,所以所写的数据在WE信号无效以后还会维持有效,大约3~14ns(实际的延时介于这两个值之间)。 图3是PDIUSBD12所要求的写时序。图中,参量tWDH是与DSP(TMS320C2XX)参量th(W-D)相对应的另外一个参量。这个参量反映了PDIUSBD12要求微控制器在向其中写数据时,所写的数据在WR信号无效之后,要继续保持有效的时间。这个参量最小值为10ns。也就是说,PDIUSBD12要求所写的数据最少要保持有效10ns(在WR无效之后)。 由此可以看出,DSP(TMS320C2XX)的写时序不能可靠地保证满足PDIUSBD12的要求,而且这个问题无法通过软件加延时的方法来解决,必须通过硬件来处理。经过分析对比,最后决定采用一个很简单但是后来事实证明非常有效的方法来调整它们之间的时序。那就是在DSP(TMS320C2XX)与PDIUSBD12的总线之间加一个双向缓冲器-74LS245。这个芯片可以在它们的时序之间引入一个延时。虽然这个延时并不可靠、但是由于DSP(TMS320C2XX)本身会在WR无效后,继续保持数据有效一段时间(前面已讲过),这要仅仅需要将延时适当延长一点就可以了。74LS245所造成的延时典型值为15ns,最小也为8ns。这样,加上原来DSP写时序的延时,就可以满足PDIUSBD12所要求的写时序了。 另外由于加入74LS245所造成的对其它接口时序的影响,可以通过设置DSP(TMS320C2XX)的WSGR寄存器来消除,所以这个方案是可行的。(事实上,后来制造好的电路也证明了这个方案是完全可行的) 对其余时序上的配合,经过仔细的计算与核对证明,也是完全可行的。在硬件上,哂方案还采用了一片GAL(16V8)来实现对PDIUSBD12芯片的片选,以及实现对它的软件和手动复位。硬件总体框图如图4所示。2 软件设计 2.1 固件设计 由于采用的是不带MCU内核的USB接口芯片,所以关于USB1.1协议规范的实现都必须靠DSP(TMS320C2XX)控制PDIUSBD12芯片来完成。固件的主要设计任务是:在DSP(TMS320C2XX)的平台上编写程序,以完成USB1.1规范所要求的标准请求及用户根据产品需要自己定义的请求。 为了不影响程序的执行效率,本方案采用中断方式完成固件的编写;同时,为了保证程序的模块化及良好的可移植性,在设计中采用分层结构进行固件的编写,如图5所示。 最下层是硬件接口层,完成硬件上PDIUSBD12与DSP(TMS320C2XX)的对接。主要是DSP(TMS320C2XX)向PDIUSBD12中写入数据或者命令,以及从中读取数据。 中间层主要有两个模块,用来完成PDIUSBD12的命令接口和中断处理子程序。命令接口是指按照PDIUSBD12的命令格式,完成DSP对它的控制。它的基本命令格式是:DSP先向其中的命令地址写入某一条命令,接着从它的数据地址写入或者读出一系列的数据。中断处理子程序是判断中断的产生源,然后跳转到相应的处理子程序。这些子程序不做过多的处理,而仅仅是将命令数据读出然后置标志位,或者是将某些数据送出。 最上层是主循环程序,以及对于USB1.1标准协议请求(这些请求主要是在USB1.1协议规范的第九章中定义的)和用户自定义请求的处理程序。主循环的主要工作是检查标志位。如果标志位被置位,则调用处理子程序,判断是标准请求还是用户自定义请求,然后调用相应的处理程序加以处理,完成请求。 这样分层的好处是:主循环程序在检查标志位以外的时间可以进行其它工作,提高固件的运行效率。 编程过程中,由于涉及了一些严格的接口时序配合问题,所以,整个固件的编写工作全部采用DSP(TMS320C2XX)的汇编语言;用的是CC2000编程开发工具。 2.2 PC机软件的设计 PC机的驱动程序由Philips公司提供。然后,用VC++6.0,通过调用API函数,编写PC的应用程序。这样即可实现PC机对DSP(TMS320C2XX)摄像系统的摄像控制以及图像的传输。 主要使用的API函数是DeviceIOControl()、ReadFile()、WriteFile()。其中DeviceIOControl()用于PC(主机)向DSP图像采集系统发送请求;ReadFile()和WriteFile()分别用于从图像采集系统中读出数据以及向图像采集系统中写入数据。 在设计过程中必须注意的问题是:由于USB接口是主-从方式的接口,它的一切传输过程都必须通过主机向外设发送请求后才可以开始,所以在使用ReadFile()、WriteFile()读写数据之前,必须先通过DeviceIOControl()向图像采集系统发送请求。3 结果及分析 设计方案完成后,在最后的测试当中,通过USB1.1接口,PC机与DSP系统的通信速率最高达到了580KB/s(4.6Mb/s)以上。这个速率指的是有效数据传输速率,不包括数据传输联络的头信息部分,所以这个速率还是比较令人满意的。现在,传输一张幅面为352×288像素的黑白图片(大小为99KB),耗时不到1s。如果实现动态的拍摄及显示,那么,整个系统每秒可以拍摄并完成显示3~4幅不经压缩的幅画为352×288像素大小的黑白图片。 测试结果表明,该系统运行可靠(已将程序烧写进片内Flash中),各项性能指标都已达到了最初的设计要求,能够很好地实现图像数据在PC机与DSP之间高速的双向传输。并且,这套USB接口方案只采用了1片PDIUSBD12接口芯片和1片74LS245,器件成本只有20元左右,这个成本是比较低的。同时,由于采用了DSP作为控制器,所以它的通信速率可以很高;因此,可以说本方案达到了低成本,高速率的USB1.1接口设计要求。

    时间:2004-12-05 关键词: USB DSP 接口 平台 电源技术解析 基于 设计

  • 基于DSP平台的USB接口设计

    摘要:DSP的高速运算性能使它在数字信号的处理上有着独一无二的优势,但是通常数字信号的数据量非常庞大,需要一种非常方便、高速的接口来实现与PC机的接插。本文给出一种基于DSP平台的低成本高速USB接口方案。它采用Philips公司的PDIUSBD12接口芯片,实现DSP图像采集系统与PC机的高速数据传输。最后作出的接口,其数据传输速率达580KB/s以上,效果很好。     关键词:USB DSP PDIUSBD12 图像传输 接口设计 引言 USB接口(Universal Serial Bus)是一种通用的高速串行接口。它最主要的特点是它的高速传输特性。USB1.1理论速度极限可以达到12Mb/s,USB2.0可达到480Mb/s。这样,它可以很好解决大数据量的数据在嵌入式系统与PC机之间的互传问题;同时,它支持热插拔,并且最多同时支持127个外设,非常适合嵌入式系统的应用。 本次设计是在一个已有的DSP图像采集嵌入式系统的基础上,为它配接上一个USB1.1的接口,以达到DSP图像采集系统高速地将图像数据回传到PC机中的目的。设计的要求主要有: ①在原有平台提供的接口基础上,加入一个低成本、高速度的USB接口; ②通过USB接口,实现PC机对DSP图像采集系统的操作与控制; ③实现图像数据在DSP摄像系统与PC机之间高速的双向传输。 基于以上几点可以看出,本方案最主要的特点是成本低廉且传输速度高。 1 硬件方案选择与设计 1.1 方案选择 对于基于DSP平台的USB接口设计,经过综合考虑了几种方案之后决定,采用一个不带MCU内核的USB接口芯片PDIUSBD12(成本非常低,一片PDIUSBD12的价格仅为20元),再加上简单的外围电路和时序调整电路。 这种芯片仅仅完成USB底层的数据链路级交换,并提供给本地微控制器一个并行的接口,但是它并不完成协议层的工作。协议层的工作需要对微控制器编程,控制USB接口芯片来实现USB协议。所以,开发难度相对来说大一些,要做的编程工作也多一点。但是这套方案的成本非常低,而且由于直接用DSP作为微控制器,没有原单片机的瓶颈限制,所以可以实现很高的数据传输速率。该系统的原理框图如图1所示。 由于PDIUSBD12的并行接口时序较慢,只能达到2MB/s。这个速度相对于DSP来说比较低,而且有些地方不是简单地在程序中加入延时就可以调整,所以需要一个时序调整电路来完成它们之间的配合。图2 TMS320C2XX写时序    1.2 PDIUSBD12芯片 PDIUSBD12芯片是由Philips公司推出的一种USB1.1接口芯片。它可以工作在5V或者3.3V的工作电压下;具有8位数据总线,且有完全自治的DMA传输操作。它还具有可控制的软件连接(SoftConnect)功能,可以保证在微控制器可靠完成初始化之后再连接上USB总线。另外,它还有一个LED驱动脚,可以外接LED来监测USB的枚举过程和数据传输过程。当USB接口枚举完成,并且成功配置以后,LED将会一直点亮;而在枚举过程以及USB数据通信过程中,LED只是有节奏地闪烁。 PDIUSBD12只占用微控制器的两个地址资源。也就是说,它只有一根地址线。其中一个地址用来向芯片中写命令,另外一个地址用来向燕片中写数据或者从芯片中读取数据。 PDIUSBD12一共有三组端点:端点0完成控制传输;端点1可以配置成中断传输;端点2是主要的数据传输端点。它有64B的缓冲区,如果加上它的双缓冲机制,就有128B的缓冲区;它可以配置成批量传输模式,或者同步传输模式。 总的来说,PDIUSBD12是一款性能优异,价格相对软低的USB接口芯片。 1.3 时序芯片 为了降低成本、简化电路,本方案不使用DMA传输方式,而以TI公司的TMS320C2XX作为微控制器(使用20MHz晶振)。它的并口速度非常高,远远高于PDIUSBD12所要求的最高限制2MB/s。此处是硬件设计最关键的地方。 经过详细的时序分析发现,大部分问题可以通过在DSP固件设计的加入延时,或者设置DSP的WSGR寄存器来解决。但是有一个问题,必须在硬件上加以解决。图2是DSP(TMS320C2XX)的写时序。图3 PDIUSBD12写时序    图2中,参数th(W-D)是指在WE信号变高(无效)以后,所写的数据将仍然保持有效的时间。这个值最小为3ns,最大为14ns,所以所写的数据在WE信号无效以后还会维持有效,大约3~14ns(实际的延时介于这两个值之间)。 图3是PDIUSBD12所要求的写时序。图中,参量tWDH是与DSP(TMS320C2XX)参量th(W-D)相对应的另外一个参量。这个参量反映了PDIUSBD12要求微控制器在向其中写数据时,所写的数据在WR信号无效之后,要继续保持有效的时间。这个参量最小值为10ns。也就是说,PDIUSBD12要求所写的数据最少要保持有效10ns(在WR无效之后)。 由此可以看出,DSP(TMS320C2XX)的写时序不能可靠地保证满足PDIUSBD12的要求,而且这个问题无法通过软件加延时的方法来解决,必须通过硬件来处理。经过分析对比,最后决定采用一个很简单但是后来事实证明非常有效的方法来调整它们之间的时序。那就是在DSP(TMS320C2XX)与PDIUSBD12的总线之间加一个双向缓冲器-74LS245。这个芯片可以在它们的时序之间引入一个延时。虽然这个延时并不可靠、但是由于DSP(TMS320C2XX)本身会在WR无效后,继续保持数据有效一段时间(前面已讲过),这要仅仅需要将延时适当延长一点就可以了。74LS245所造成的延时典型值为15ns,最小也为8ns。这样,加上原来DSP写时序的延时,就可以满足PDIUSBD12所要求的写时序了。 另外由于加入74LS245所造成的对其它接口时序的影响,可以通过设置DSP(TMS320C2XX)的WSGR寄存器来消除,所以这个方案是可行的。(事实上,后来制造好的电路也证明了这个方案是完全可行的) 对其余时序上的配合,经过仔细的计算与核对证明,也是完全可行的。在硬件上,哂方案还采用了一片GAL(16V8)来实现对PDIUSBD12芯片的片选,以及实现对它的软件和手动复位。硬件总体框图如图4所示。2 软件设计 2.1 固件设计 由于采用的是不带MCU内核的USB接口芯片,所以关于USB1.1协议规范的实现都必须靠DSP(TMS320C2XX)控制PDIUSBD12芯片来完成。固件的主要设计任务是:在DSP(TMS320C2XX)的平台上编写程序,以完成USB1.1规范所要求的标准请求及用户根据产品需要自己定义的请求。 为了不影响程序的执行效率,本方案采用中断方式完成固件的编写;同时,为了保证程序的模块化及良好的可移植性,在设计中采用分层结构进行固件的编写,如图5所示。 最下层是硬件接口层,完成硬件上PDIUSBD12与DSP(TMS320C2XX)的对接。主要是DSP(TMS320C2XX)向PDIUSBD12中写入数据或者命令,以及从中读取数据。 中间层主要有两个模块,用来完成PDIUSBD12的命令接口和中断处理子程序。命令接口是指按照PDIUSBD12的命令格式,完成DSP对它的控制。它的基本命令格式是:DSP先向其中的命令地址写入某一条命令,接着从它的数据地址写入或者读出一系列的数据。中断处理子程序是判断中断的产生源,然后跳转到相应的处理子程序。这些子程序不做过多的处理,而仅仅是将命令数据读出然后置标志位,或者是将某些数据送出。 最上层是主循环程序,以及对于USB1.1标准协议请求(这些请求主要是在USB1.1协议规范的第九章中定义的)和用户自定义请求的处理程序。主循环的主要工作是检查标志位。如果标志位被置位,则调用处理子程序,判断是标准请求还是用户自定义请求,然后调用相应的处理程序加以处理,完成请求。 这样分层的好处是:主循环程序在检查标志位以外的时间可以进行其它工作,提高固件的运行效率。 编程过程中,由于涉及了一些严格的接口时序配合问题,所以,整个固件的编写工作全部采用DSP(TMS320C2XX)的汇编语言;用的是CC2000编程开发工具。 2.2 PC机软件的设计 PC机的驱动程序由Philips公司提供。然后,用VC++6.0,通过调用API函数,编写PC的应用程序。这样即可实现PC机对DSP(TMS320C2XX)摄像系统的摄像控制以及图像的传输。 主要使用的API函数是DeviceIOControl()、ReadFile()、WriteFile()。其中DeviceIOControl()用于PC(主机)向DSP图像采集系统发送请求;ReadFile()和WriteFile()分别用于从图像采集系统中读出数据以及向图像采集系统中写入数据。 在设计过程中必须注意的问题是:由于USB接口是主-从方式的接口,它的一切传输过程都必须通过主机向外设发送请求后才可以开始,所以在使用ReadFile()、WriteFile()读写数据之前,必须先通过DeviceIOControl()向图像采集系统发送请求。3 结果及分析 设计方案完成后,在最后的测试当中,通过USB1.1接口,PC机与DSP系统的通信速率最高达到了580KB/s(4.6Mb/s)以上。这个速率指的是有效数据传输速率,不包括数据传输联络的头信息部分,所以这个速率还是比较令人满意的。现在,传输一张幅面为352×288像素的黑白图片(大小为99KB),耗时不到1s。如果实现动态的拍摄及显示,那么,整个系统每秒可以拍摄并完成显示3~4幅不经压缩的幅画为352×288像素大小的黑白图片。 测试结果表明,该系统运行可靠(已将程序烧写进片内Flash中),各项性能指标都已达到了最初的设计要求,能够很好地实现图像数据在PC机与DSP之间高速的双向传输。并且,这套USB接口方案只采用了1片PDIUSBD12接口芯片和1片74LS245,器件成本只有20元左右,这个成本是比较低的。同时,由于采用了DSP作为控制器,所以它的通信速率可以很高;因此,可以说本方案达到了低成本,高速率的USB1.1接口设计要求。

    时间:2004-12-05 关键词: USB DSP 接口 平台 电源技术解析 基于 设计

  • 通过SPI接口协议实现DSP与其它设备的通信

    摘要:介绍了SPI通信协议,给出了将TI公司生产的TMS320C5402 DSP用于SPI协议通信的串口配置方法和接口电路设计,同时给出了串口McBSP的配置程序。     关键词:多通道缓冲串行口 McBSP TMS320C5402 μPD780308 SPI DSP 1 引言 随着信息技术革命的深入和计算机技术的飞速发展,DSP技术也正以极快的速度被应用到科技和国民经济的各信领域。在很多工程开发设计中,由于要求实现单片DSP与单片DSP、多片DSP芯片以及及其它处理芯片之间的通信,因此,怎样更高效、更便捷的实现这些通信,已成为广大DSP应用者首先要解决的一个问题。 本文根据笔者在工程应用和调试方面用TI的DSP TMS320C5402与NEC的μPD780308单片机进行通信的经验,介绍并讨论了将TMS320C5402 DSP的多通道缓冲串行口McBSP(Multi-channel Buffered Serial Port)配置为SPI模式(即时钟停止模式),从而实现DSP与其它单片处理器之间的通信设计方法同时给出了实现方法的部分程序代码。 2 多通道缓冲串行口McBSP 多通道缓冲串行口McBSP的功能是提供器件内外数据的串行交换。同以前的串口相比,McBSP串口具有相当大的灵活性。表1给出了有关TMS320C5402的McBSP管脚说明。其中串口接收、发送时钟和同步帧信号既可由外部设备提供,又可由内部时钟发生器提供,从而大大的提高了通信的灵活性。表1 TMS320C5402的有关McBSP管脚说明 管脚说明 说     明 DR 数据输入端 DX 数据输出端 CLKR 接收数据位时钟 CLKX 发送数据位时钟 FSR 接收数据帧时钟 FSX 发送数据帧时钟 CLKS 外部提供的采样率发生器时钟源 3 SPI协议中的McBSP时钟停止模式 SPI协议是以主从方式工作的,这种模式通常有一个主设备和一个或多个从设备,其接口包括以下四种信号: (1)串行数据输入(也称为主进从出,或MISO); (2)串行数据输出(也称为主出从进,或MOSI); (3)串行移位时钟(也称为SCK); (4)从使能信号(也称为SS)。 图1为设备的SPI接口示意图。该接口在工作时,主设备通过提供移位时钟和从使能信号来控制信息的流动。从使能信号是一个可选的高低电平,它可以激活从设备(在没有时钟提供的情况下)的串行输入和输出。在没有专门的从使能信号的情况下,主从设备之间的通信则由移位时钟的有无来决定,在这种连接方式下,从设备必须自始至终保持激活状态,而且从设备只能是一个,不能为多个。 TMS320C5402提供的时钟停止模式可用于SPI协议通信,当McBSP被配置为时钟停止模式时,发送器和接收器在内部是同步的,即可将发送数据帧时钟(FSX)用作从使能(即SS),而将发送数据位时钟(CLKX)用作SPI协议中SCK。由于收数据位时钟(CLKR)和接收数据帧时钟(FSR)在内部与FSX和CLKX是相连的,因此,该管脚不能用于SPI模式。 当McBSP被配置为一个主设备时,传送输出信号(BDX)被用作SPI协议的MOSI信号,而接收输入信号(BDR)则被用作MISO信号。图2所示为McBSP用作主设备时的SPI接口示意图。 同样地,当McBSP被配置为一个从设备时,BDX被用作MISO信号,BDR则被用作MOSI信号。图3为McBSP用作从设备的SPI接口示意图。 当TMS320C5402的McBSP被用于时钟停止模式时,寄存器SPCR1的CLKSTP位域和引脚配置寄存器的CLKXP位的配置如表2所列。表2 时钟停止模式配置 CLKSTP CLKXP 说    明 0X X 不可用时钟停止模式。时钟被激活用于非SPI模式 10 0 时钟开始于上升沿(无延迟) 11 0 时钟开始于上升沿(有延迟) 10 1 时钟开始于下降沿(无延迟) 11 1 时钟开始于下降沿(有延迟) 4 其它有关寄存器的配置 为了更好地掌握和了解McBSP作为SPI设备时的有关寄存器配置,现以McBSP作为SPI从设备来介绍有关McBSP的其它有关寄存器的配置,若McBSP做为SPI主设备,则相关配置正好相反。当McBSP作为SPI从设备时,主设备外部产生主时钟。CLKX引脚和FSX引脚必须被设置为输入。由于CLKX引脚和CLKR信号在内部相连接,因而传送和接收回路均由外部主时钟计时(CLKX)。同时,由于FSX引脚和FSR信号也已在内部连接,因此,CLKR引脚和FSR引脚不再需要外部信号的连接。 尽管CLKX信号由主设备外部产生且与McBSP同步,但是,McBSP的采样率发生器仍然必须正确启动SPI从设备,同时,采样率发生器还应被设置为最大速率(CPU时钟速率的一半)。另外,内部采样率时钟常被用来同步McBSP逻辑和外部主时钟以及从使能信号。每次传送时,McBSP一般在从使能信号的上升沿进行FSX输入。也就是说,在每次传送的开始,主设备必须维护使能信号,而在每次传送完成后,则必须消除从使能信号。在两次传送之间,从使能信号不能一直保持为高电平。对正确的SPI从设备而言,McBSP的数据延迟参数必须设置为0,在这种运行模式中,设置值为1或2没有定义。配置McBSP为从设备所需的寄存器位值如表3所列。表3 SPI操作模式下的寄存器位值表 位  域 值 功能描述 寄存器 CLKXM 0 配置BCLKX引脚为输入 PCR CLKSM 1 由CPU时钟产生的采样率时钟 SRGR2 CLKGDV 1 为采样率时钟选择2的划分因素 SRGR1 FSXM 0 配置BFSX引脚为输入 PCR FSGM 0 对每个包传送,BFSX信号被激活 SRGR2 FSXP 1 配置BFSX引脚为活动低电平 PCR XDATDLY 0 为SPI从设备运行,必须为0 XCR2 RDATDLY 0 为SPI从设备运行,必须为0 RCR2 5 程序设计 下面是有关TMS320C5402器件的McBSP各个控制寄存器的配置,该配置程序笔者在实践中已经过测试,并已成功运用在了某工程设计中。 Void McBSP1_Config(void) { offlset=0x0000; SPCR11=0x1800; ;配置串口时钟停止模式CLKSTP=10 offlset=0x0001; SPCR21=0x0222; offlset=0x0005; SRGR11=0x00FA; offlset=0x0007; SRGR21=0xa00F; offlset=0x0002; RCR11=0x0040; ;接收一帧含一字,一字含16位 offlset=0x0003; RCR21=0x0044; 接收数据无延迟RDATDLY=00 offlset=0x0004; XCR11=0x0040; ;发送一帧含一字,一字含16位 offlset=0x0005; XCR21=0x0044; ;发送数据无延迟XDATDLY=00 offlset=0x000E; PCR1=0x000; ;发送时钟由外部时钟驱动,CLKX为输入脚CLKX=0,发送时钟极性CLKXP=0,发送帧同步极性FSXP=1 offlset=0x0008; MCR11=0x0001; offlset=0x0009; MCR21=0x0001; offlset=0x000C; XCERA1=0x0003; offlset=0x0001; SPCR21=0x0262; offlset=0x0001; SPCR21=0x0263; offlset=0x0000; SPCR11=0x1801; ;接收器有效 offlset=0x0001; SPCR21=0x02e3; ;发送器有效 Return; } 6 结束语 串行SPI通信协议是一种标准的通信协议,很多场合下都采用这种机制,文中将DSP作为从设备的目的是时钟可由主设备来提供,因此不用再专门去调试时钟,这种方式在开发中比较方便。

    时间:2004-12-05 关键词: 通信 设备 协议 DSP 接口 spi 实现 电源技术解析 通过 其它

  • 带USB接口的电子巡更系统的设计

     摘要:介绍一种具有数据传输速度快、支持热插拔和充电方便等特点的USB接口电子巡更系统;阐述电子巡更系统硬件电路及工作原野,并介绍该系统的软件组成及流程图。     关键词:电子巡更系统 信息钮扣 USB接口 设备驱动程序 电子巡更系统是智能楼宇中保安系统的一个子系统。保安巡更时,需按指定的路线和时间,依次以达各个巡更点进行巡更。在此系统中,各巡更点设有信息钮扣,保安用巡更机读取信息钮及当前时间。巡更完毕后,将巡更机交至安保中心,使之与计算机的USB接口相连,将存储在巡更机中的巡更数据输入计算机。所以,通过它可以了解保安的巡更情况,有效地管理和督促保安的工作。 1996年,Intel、Microsoft、IBM等七家公司共同推出USB1.0通用串行接口标准,随后带USB接口的产品陆续出现。USB接口具有速度快、支持热插拔和即插即用、易扩展、可提供总线供电等优点。 基于USB接口的诸多优点和本设计中巡更机的特点,我们在设计巡更系统时,采用了USB接口。该电子巡更系统具有使用方便、数据传输速度快、易扩展、充电方便、功耗低、性价比高等优点,有效地解决了传统巡更机的不足。图1 巡更机硬件原理框图1 电子巡更系统硬件设计 针对电子巡更系统的特点,为了降低开发成本,提高系统的性价比,本设计采用MCU+USB接口芯片的方案。MCU采用Atmel公司的AT89C52单片机,可以设置成低功耗方式。USB接口芯片采用Philips公司的PDIUSBD12。带USB接口的电子巡更系统硬件原理框图如图1所示。其中DS1302为高性能、低功耗、宽电压、带有RAM实时时钟芯片,它适合于工作电池供电设备的系统时钟。这里MCU通过它读了当前时间;24LC64为低功耗、宽电压、64Kb、支持I2C协议的串行CMOS电可擦除程序存储器EEPROM,这里用于存储巡更点信息钮扣的ID值和读取信息钮扣时间数据。DS1990A外形上是一种圆形不锈钢器件,内部存有64b的二进制代码,以此代码作为巡更点的ID值。DS1302和24LC64电压工作范围为2.5~5.5V,以I2C总线和MCU通信。DS1990A以单总线(1-Wire总线)和MCU通信。 本系统中巡更机采用3.6V可充电电池供电,充电电源由USB接口的5V电源线提供,电源电压监测电路如图2所示。其吕AMS1117是一个DC-DC电压变换器,其输入端为USB接口的5个电源线,输出端为3.3V电压,以此电压为3.6V电源充电。MAX9117是一个带有1.245V基准电压(Vref)的比较器。当电池电压下降到3V以下时,LED点亮,指示电量不足。    PDIUSBD12是一种性能优化的USB器件。它是一种与微控制器进行通信的高速爱用并行接口,它同时也支持本地DMA传输。设计人员可以在各种不同类型的微控制器中选择出最合适的微控制器,而且不需要专用的开发设备。这种组件方式增强了系统开发的灵活性,减少了开发时间、风险和费用,是开发USB外设的一种快捷和经济的途径。PDIUSBD12符合USB1.1规范,也符合大多数在规范,如成像类、大容量存储类、通信类、打印类和人工输入设备等。因此,PDIUSBD12非常适合数外围设备,如打印机、扫描仪、外部大容易存储器(Zip驱动器)和数码相机等的接口芯片。它使得当前使用SCSI的系统可以立即降低成本。 2 电子巡更系统软件设计 2.1 巡更机固件程序 巡更机固件程序从功能上主要分为两部分。 ①信息钮扣的读取操作程序。这一部分实现MCU主外围器件的初始化、读取信息钮以及对DS1302和24LC64的读写操作。调试时要注意I2C总线的时序问题。巡更机固件程序采用C语言编程。信息钮读取操作程序流程如图3所示。 ②MCU和USB接口的通信程序。这一部分程序要实现将24LC64中的数据经USB接口读入到上位计算机中。USB接口芯片PDIUSBD12的端点适用于不同类型的设备,可通过命令配置为4种不同的模式:模式0(非同步传输)、模式1(同步输出传输)、模式2(同步输入传输)和模式3(同步输入输出传输)。PDIUSBD12带有三个端点,即端点0、端点1和端点2。这里仅列出模式0(非同步传输)时各端点的配置表格,如表1所列。表1 模式0各端点配置 端点号 端点索引 传输类型 端点类型 方向 最大数据包容量/B 0 01 控制输出控制输入 缺少值 输出输入 1616 1 23 普通输出普通输入 普通普通 输出输入 1616 2 45 普通输出普通输入 普通普通 输出输入 64×2(双缓冲区)64×2(双缓冲区) 本程序设计时,使用PDIUSBD12的端点1和端点2进行上位计算机与巡更机MCU之间的命令和数据的传输。端点1和端点2设置成模式0,其中端点1进行命令的传输和应答,端点2用于数据的传输。端点1接收上位计算机发送过来的8字节的读指令,指令正确回应后,使用端点2返回读成功数据。通信中所使用的端点情况如图4所示(括号内为使用的端点号)。 PDIUSBD12收到上位计算机的数据包时,就以中断的方式通知巡更机的MCU。固件程序工作过程如下:当PDIUSBD12从USB收到一个数据包时,PDIUSBD12就会对MCU产生中断请求,MCU立即响应中断。巡更机固件程序将数据包从PDIUSBD12内部缓冲区移到数据缓冲区,并清零PDIUSBD12的内部缓冲区,以使之能接收新的数据包。在断处理程序中,MCU判断产生的中断类型,并进行相应的处理。其中断程序流程如图5所示。 2.2 巡更机驱动程序 Windows98和Windows2000已经为一些USB标准设备提供了驱动程序,巡更机目前还不是标准的计算机外设,所以必须针对巡更机的特点来编写驱动程序。本设计中巡更机驱动程序是通过Windows DDK来开发的,它是Microsoft公司提供的一个开发Windows驱动程序的工具,DDK提供了编译驱动程序的环境。该巡更机的驱动程序是WDM类型的,采用VC++编程。 驱动程序中对USB进行操作的请求都应调用系统例程,将其转化为一个URB结构,即USB请求块(USB Request Block),然后使用系统级的IRP将其提交。该驱动程序由四个模块组成:初始化模块、即插即用管理模块、电源管理模块和I/O控制模块。 ①初始化模块。DriverEntry为驱动程序的入口处,通过它来执行大量的初始化函数。 ②即插即用管理模块实现设备的热插拔和动态配置。驱动程序初始化完成后,接着对设备进行初始化,这主要是通过即插即用(PnP)管理器调用驱动程序中的AddDevice和IRP_MJ_PNP两个例程来完成的。当驱动程序从PnP管理器中收到IRP_MN_START_DEVICE请求时,驱动程序启动设备,并且准备好处理I/O操作。 ③电源管理模块负责设备的唤醒和挂起。电源管理器(powermanager)从整个系统的角度来管理电源,所有与电源相关的IRP都是由它发出的,它发出的请求包可以指定一种新的电源状态以及查询或更改一种状态。支持电源管理的驱动程序,在最大程序地帮助Windows合理地利用资源方面起着重要作用。值得注意的是,与电源相关的IRP必须在同步操作上有非常严格的要求。例如,任何时候在一个PDO(物理设备对象)中。只能有一个IRP_MN_QUERY_POWER或者IRP_MN_SET_POWER;电源IRP的处理要尽可能地快等。 ④I/O控制模块完成输入输出请求的大部分功能。设备的控制由设备控制例程(IRP_MJ_DEVICE_CONTROL)负责,主要是对设备进行一些操作命令的发送或者标志的读取。数据读写主要由IRP_MJ_READ和IRP_MJ_WRITE两个例程完成,只需在AddDevice中申请一个符号链接,并且在StartDevice中将此符号链接激活即可。    2.3 应用程序设计 在Win32系统中,每一个设备对象都抽象为文件,此时的应用程序只需通过几条简单的文件操作API函数,就可以实现与驱动程序中某个设备的通信。在本设计中,应用程序是该电子巡更系统的中心,采用Visual C++编程。其主要功能有:启动或关闭USB设备、检查USB设备、设置巡更参数、从巡更机中读取数据以及显示、比较、存储数据等。 结语 USB接口因其具有诸多优点,近年来为计算机外设的开发热点,尤其是USB2.0标准的推出,其传输速率可达480Mb/s,使其真正意义上成为了一种通用串行总线。而根据笔者的实际开发经验,Philips公司的PDIUSBD12是一种性能优良、经济、实用、高效的USB接口器件,很适合投资少、周期短的开发项目,而且可以根据自己的实际情况灵活地选择组件,相信其在各领域必有广阔的应用前景。

    时间:2004-12-05 关键词: USB 系统 接口 电源技术解析 设计 电子巡更

  • 带USB接口的电子巡更系统的设计

     摘要:介绍一种具有数据传输速度快、支持热插拔和充电方便等特点的USB接口电子巡更系统;阐述电子巡更系统硬件电路及工作原野,并介绍该系统的软件组成及流程图。     关键词:电子巡更系统 信息钮扣 USB接口 设备驱动程序 电子巡更系统是智能楼宇中保安系统的一个子系统。保安巡更时,需按指定的路线和时间,依次以达各个巡更点进行巡更。在此系统中,各巡更点设有信息钮扣,保安用巡更机读取信息钮及当前时间。巡更完毕后,将巡更机交至安保中心,使之与计算机的USB接口相连,将存储在巡更机中的巡更数据输入计算机。所以,通过它可以了解保安的巡更情况,有效地管理和督促保安的工作。 1996年,Intel、Microsoft、IBM等七家公司共同推出USB1.0通用串行接口标准,随后带USB接口的产品陆续出现。USB接口具有速度快、支持热插拔和即插即用、易扩展、可提供总线供电等优点。 基于USB接口的诸多优点和本设计中巡更机的特点,我们在设计巡更系统时,采用了USB接口。该电子巡更系统具有使用方便、数据传输速度快、易扩展、充电方便、功耗低、性价比高等优点,有效地解决了传统巡更机的不足。图1 巡更机硬件原理框图1 电子巡更系统硬件设计 针对电子巡更系统的特点,为了降低开发成本,提高系统的性价比,本设计采用MCU+USB接口芯片的方案。MCU采用Atmel公司的AT89C52单片机,可以设置成低功耗方式。USB接口芯片采用Philips公司的PDIUSBD12。带USB接口的电子巡更系统硬件原理框图如图1所示。其中DS1302为高性能、低功耗、宽电压、带有RAM实时时钟芯片,它适合于工作电池供电设备的系统时钟。这里MCU通过它读了当前时间;24LC64为低功耗、宽电压、64Kb、支持I2C协议的串行CMOS电可擦除程序存储器EEPROM,这里用于存储巡更点信息钮扣的ID值和读取信息钮扣时间数据。DS1990A外形上是一种圆形不锈钢器件,内部存有64b的二进制代码,以此代码作为巡更点的ID值。DS1302和24LC64电压工作范围为2.5~5.5V,以I2C总线和MCU通信。DS1990A以单总线(1-Wire总线)和MCU通信。 本系统中巡更机采用3.6V可充电电池供电,充电电源由USB接口的5V电源线提供,电源电压监测电路如图2所示。其吕AMS1117是一个DC-DC电压变换器,其输入端为USB接口的5个电源线,输出端为3.3V电压,以此电压为3.6V电源充电。MAX9117是一个带有1.245V基准电压(Vref)的比较器。当电池电压下降到3V以下时,LED点亮,指示电量不足。    PDIUSBD12是一种性能优化的USB器件。它是一种与微控制器进行通信的高速爱用并行接口,它同时也支持本地DMA传输。设计人员可以在各种不同类型的微控制器中选择出最合适的微控制器,而且不需要专用的开发设备。这种组件方式增强了系统开发的灵活性,减少了开发时间、风险和费用,是开发USB外设的一种快捷和经济的途径。PDIUSBD12符合USB1.1规范,也符合大多数在规范,如成像类、大容量存储类、通信类、打印类和人工输入设备等。因此,PDIUSBD12非常适合数外围设备,如打印机、扫描仪、外部大容易存储器(Zip驱动器)和数码相机等的接口芯片。它使得当前使用SCSI的系统可以立即降低成本。 2 电子巡更系统软件设计 2.1 巡更机固件程序 巡更机固件程序从功能上主要分为两部分。 ①信息钮扣的读取操作程序。这一部分实现MCU主外围器件的初始化、读取信息钮以及对DS1302和24LC64的读写操作。调试时要注意I2C总线的时序问题。巡更机固件程序采用C语言编程。信息钮读取操作程序流程如图3所示。 ②MCU和USB接口的通信程序。这一部分程序要实现将24LC64中的数据经USB接口读入到上位计算机中。USB接口芯片PDIUSBD12的端点适用于不同类型的设备,可通过命令配置为4种不同的模式:模式0(非同步传输)、模式1(同步输出传输)、模式2(同步输入传输)和模式3(同步输入输出传输)。PDIUSBD12带有三个端点,即端点0、端点1和端点2。这里仅列出模式0(非同步传输)时各端点的配置表格,如表1所列。表1 模式0各端点配置 端点号 端点索引 传输类型 端点类型 方向 最大数据包容量/B 0 01 控制输出控制输入 缺少值 输出输入 1616 1 23 普通输出普通输入 普通普通 输出输入 1616 2 45 普通输出普通输入 普通普通 输出输入 64×2(双缓冲区)64×2(双缓冲区) 本程序设计时,使用PDIUSBD12的端点1和端点2进行上位计算机与巡更机MCU之间的命令和数据的传输。端点1和端点2设置成模式0,其中端点1进行命令的传输和应答,端点2用于数据的传输。端点1接收上位计算机发送过来的8字节的读指令,指令正确回应后,使用端点2返回读成功数据。通信中所使用的端点情况如图4所示(括号内为使用的端点号)。 PDIUSBD12收到上位计算机的数据包时,就以中断的方式通知巡更机的MCU。固件程序工作过程如下:当PDIUSBD12从USB收到一个数据包时,PDIUSBD12就会对MCU产生中断请求,MCU立即响应中断。巡更机固件程序将数据包从PDIUSBD12内部缓冲区移到数据缓冲区,并清零PDIUSBD12的内部缓冲区,以使之能接收新的数据包。在断处理程序中,MCU判断产生的中断类型,并进行相应的处理。其中断程序流程如图5所示。 2.2 巡更机驱动程序 Windows98和Windows2000已经为一些USB标准设备提供了驱动程序,巡更机目前还不是标准的计算机外设,所以必须针对巡更机的特点来编写驱动程序。本设计中巡更机驱动程序是通过Windows DDK来开发的,它是Microsoft公司提供的一个开发Windows驱动程序的工具,DDK提供了编译驱动程序的环境。该巡更机的驱动程序是WDM类型的,采用VC++编程。 驱动程序中对USB进行操作的请求都应调用系统例程,将其转化为一个URB结构,即USB请求块(USB Request Block),然后使用系统级的IRP将其提交。该驱动程序由四个模块组成:初始化模块、即插即用管理模块、电源管理模块和I/O控制模块。 ①初始化模块。DriverEntry为驱动程序的入口处,通过它来执行大量的初始化函数。 ②即插即用管理模块实现设备的热插拔和动态配置。驱动程序初始化完成后,接着对设备进行初始化,这主要是通过即插即用(PnP)管理器调用驱动程序中的AddDevice和IRP_MJ_PNP两个例程来完成的。当驱动程序从PnP管理器中收到IRP_MN_START_DEVICE请求时,驱动程序启动设备,并且准备好处理I/O操作。 ③电源管理模块负责设备的唤醒和挂起。电源管理器(powermanager)从整个系统的角度来管理电源,所有与电源相关的IRP都是由它发出的,它发出的请求包可以指定一种新的电源状态以及查询或更改一种状态。支持电源管理的驱动程序,在最大程序地帮助Windows合理地利用资源方面起着重要作用。值得注意的是,与电源相关的IRP必须在同步操作上有非常严格的要求。例如,任何时候在一个PDO(物理设备对象)中。只能有一个IRP_MN_QUERY_POWER或者IRP_MN_SET_POWER;电源IRP的处理要尽可能地快等。 ④I/O控制模块完成输入输出请求的大部分功能。设备的控制由设备控制例程(IRP_MJ_DEVICE_CONTROL)负责,主要是对设备进行一些操作命令的发送或者标志的读取。数据读写主要由IRP_MJ_READ和IRP_MJ_WRITE两个例程完成,只需在AddDevice中申请一个符号链接,并且在StartDevice中将此符号链接激活即可。    2.3 应用程序设计 在Win32系统中,每一个设备对象都抽象为文件,此时的应用程序只需通过几条简单的文件操作API函数,就可以实现与驱动程序中某个设备的通信。在本设计中,应用程序是该电子巡更系统的中心,采用Visual C++编程。其主要功能有:启动或关闭USB设备、检查USB设备、设置巡更参数、从巡更机中读取数据以及显示、比较、存储数据等。 结语 USB接口因其具有诸多优点,近年来为计算机外设的开发热点,尤其是USB2.0标准的推出,其传输速率可达480Mb/s,使其真正意义上成为了一种通用串行总线。而根据笔者的实际开发经验,Philips公司的PDIUSBD12是一种性能优良、经济、实用、高效的USB接口器件,很适合投资少、周期短的开发项目,而且可以根据自己的实际情况灵活地选择组件,相信其在各领域必有广阔的应用前景。

    时间:2004-12-05 关键词: USB 系统 接口 电源技术解析 设计 电子巡更

  • 基于CH371的USB接口虚拟示波器设计

     作者Email:  violit@netease.com     摘要:本文介绍一款USB接口的虚拟示波器的设计方案,重点介绍了USB总线接口芯片CH371的原理及应用,降低了USB系统开发的门槛,并达到令人满意的效果。     关键词:USB接口,虚拟示波器,CH371,高速数据采集     一、引言     对于学校教学实验以及某些特定需求来说,目前市场上的模拟及数字示波器也许并不适用,价格高昂、体积较大且很多专业功能并不实用。而现在电脑的普及程度也达到了相当的规模,利用电脑以及附加的数采模块实现一个灵活便捷的虚拟示波器能够满足大多数的工作、学习和开发需要,并且可以通过较低代价的硬件和软件升级实现相当复杂的信号处理功能,能够以较低的成本、较小的体积实现配置灵活的智能仪器组合;完全可以与便携电脑结合,构成便携式检测维修工作站。目前已经有计算机并口通信的数据采集器,但是USB的应用日趋广泛和深入,如果将USB功能融合在里面则可以实现更高的数据传输率、更方便的使用方式,更为优越的体现出虚拟仪器的性能。     二、硬件设计     此虚拟示波器的数据采集器由以下功能模块组成:前端信号变换模块、高速模数转换模块、高速数据缓冲模块、单片机控制模块、USB接口模块和电源模块。前端信号变换、高速数据采集有成熟的方案并且可根据需要的指标,譬如采样率、量程控制、采样深度等进行设计,我们这里主要讨论USB接口部分的开发。     USB接口的开发以往都是一个令人头痛的问题,尽管很多设计者向往USB接口高速传输、自主供电、即插即用的优点,但较难逾越它的协议固件开发和驱动程序开发的障碍。在这个方案里,笔者选用了一款不需要开发协议固件和驱动程序的USB总线接口芯片。     南京沁恒公司(www.winchiphead.com)推出的CH371是一个USB总线的通用接口芯片,它利用硬件逻辑屏蔽了USB 通讯中的所有协议,在计算机应用层与本地端控制器之间提供端对端的连接。基于CH371,设计者不需要了解任何USB协议、固件程序以及驱动程序,可以轻松地将原来的并口、串口的产品升级到USB接口,以较低的风险和成本享用USB接口带来的优越性。     使用时在本地端,CH371具有8位数据总线和读、写、片选控制线以及中断输出,就像操作一般外设芯片一样方便地挂接到DSP、MCU等控制器的系统总线上;在计算机端,CH371的配套软件包括通用驱动程序以及应用软件包,提供了简洁易用的操作接口,与本地端的单片机通讯就如同读写硬盘中的文件一样简单,开发者可以使用VB、VC、C++Builder等高级语言进行开发。一般情况下,基于CH371设计USB产品不必考虑USB通讯协议、固件程序、驱动程序、配置过程、底层数据传输过程。设计者所要做的工作与设计并口、串口的产品一样,包括两件事:一是从计算机的应用层发出数据传输请求并接收应答;二是当USB 产品的控制器被通知有数据传输请求时,作出应答。     同时,CH371在提供了透明的USB协议的基础上还提供了I2C器件的直接管理、16个地址的直接读写以及复位、看门狗等功能,本地端甚至不使用单片机就可完成简单的控制功能,因此具有较强的功能适应性,能够满足不同场合的需要,有效的降低系统成本。     在本系统中使用的是SOP28封装的产品,他的管脚定义如下表:         根据不同的工作方式,芯片的接口类型可以有以下几种:被动并行接口、I2C主接口、主控方式接口。其中被动并行接口是最常用的方式,它提供单片机与计算机的连接,CH371作为单片机的一个被动外设;I2C主接口是CH371在计算机端程序的控制下不经过单片机直接读写一个EEPROM器件(譬如24C04等),经常用于USB外设的产品信息纪录;主控方式接口是不使用单片机,由计算机端程序直接控制CH371提供的16个地址的8位数据读写或者是十几根IO口线,此方式主要用于完成相对简单的外部控制任务。这几种接口方式并非完全对立的,可以根据需要灵活配置。在此虚拟示波器中则将其使用为单片机的一个外设器件,同时将A3~A0用于主控方式由计算机控制四只LED。     单片机对于CH371的控制依靠对其内部的16个寄存器的操作来实现。这16个寄存器的地址有两种定义方式。一种是上电复位后默认为直接地址方式,A3~A0四个管脚为寄存器地址,这种方式较为简单,但是需要使用单片机较多的IO口资源;另一种是当CH371检测到ALE脚上的上升沿信号后,切换到复用地址方式,寄存器地址由数据总线的D3~D0来控制,根据ALE的跳变来判断是寄存器操作还是数据读写。在此设计中由于大容量数据缓冲需要使用到74373作为地址锁存,所以即使使用直接地址方式也无需多占用单片机资源,但是为了将A3~A0节省出来驱动LED所以选用复用地址方式。     根据系统的要求我们设计硬件如下。     USB接口提供数据交换及电源供应(经适当变换后供高速AD使用),CH371在12M晶振下倍频工作,提供与单片机接口的同时提供看门狗复位输出功能,I2C主控功能没有使用,A3~A0可以由计算控制驱动4只LED作为工作显示信号。单片机89C52的P1口组用于控制数据采集模块,包括量程转换控制、AD触发信号、采集数据溢出信号等;高速缓存62256通过低功耗的CPLD控制存放高速AD采集的结果,单片机定时将其中数据读出经CH371传送到计算机的数据显示和分析软件,实现虚拟示波器功能。单片机、CH371和RAM部分原理图如下: 图三 单片机、CH371和RAM部分原理图     三、软件设计     单片机端软件:     单片机端软件主要完成数据采集控制、数据报告这两个功能。其中数据采集控制根据计算机端软件设定的增益、时基、触发等参数控制数据采集模块,这里面要用到计算机向单片机发送少量的控制信息;数据报告功能则需要单片机将缓存中的一个采集周期的所有数据传送给计算机端软件,这属于大批量数据的传输。我们把介绍的重点放在单片机与计算机的通信上面。     单片机与计算机通信是通过对CH371的寄存器操作实现的,有关其寄存器定义的具体情况请参考数据手册。     在应用中需要注意的是,CH371提供的单片机接收缓冲区为8个字节,多于8个字节的计算机下传数据被切分;而单片机的发送缓冲区也是8个字节,多于8个字节的上传数据需要分多次上传。另外,CH371的中断包括了上传及接受成功,中断发生后具体的情况需要由传输状态寄存器来辨别;同时其中断电平是单稳态的,一个事件发生后中断信号跳变,但仅维持一个短暂的脉冲便恢复,这是为了配合不同速度的处理器而作的处理。     单片机与计算机的USB通信主要功能子程序示例如下:(请在使用时加入CH371的相应寄存器的地址定义)file://********** CH371初始化程序******************************void ch371_init()   {       CH371_INT_SET=0;  file://CH371中断数据设定寄存器的地址偏移       CH371_LENGTH=0X0F;  file://置上传数据长度寄存器为15,表示暂时没有数据上传   save_length=0;   file://保存下传数据长度   IT0=1;      file://外部信号为下降沿触发   IE0=0;      file://清中断标志   PX0=1;      file://置高优先级   EX0=1;      file://允许中断}file://***********上传数据子程序********************************void ch371_upload(unsigned char len) file://参数传入数据长度{    unsigned char i;   unsigned char *up_buf;   unsigned char *ch371_buf;   if(len!=0){     up_buf=&ret_buffer;    file://指向数据的地址                        ch371_buf=&CH371_BUFFER;  file://指向数据缓冲区     for(i=0;i

    时间:2004-12-05 关键词: USB 接口 虚拟 示波器 电源技术解析 基于 设计 ch371

  • 基于CH371的USB接口虚拟示波器设计

     作者Email:  violit@netease.com     摘要:本文介绍一款USB接口的虚拟示波器的设计方案,重点介绍了USB总线接口芯片CH371的原理及应用,降低了USB系统开发的门槛,并达到令人满意的效果。     关键词:USB接口,虚拟示波器,CH371,高速数据采集     一、引言     对于学校教学实验以及某些特定需求来说,目前市场上的模拟及数字示波器也许并不适用,价格高昂、体积较大且很多专业功能并不实用。而现在电脑的普及程度也达到了相当的规模,利用电脑以及附加的数采模块实现一个灵活便捷的虚拟示波器能够满足大多数的工作、学习和开发需要,并且可以通过较低代价的硬件和软件升级实现相当复杂的信号处理功能,能够以较低的成本、较小的体积实现配置灵活的智能仪器组合;完全可以与便携电脑结合,构成便携式检测维修工作站。目前已经有计算机并口通信的数据采集器,但是USB的应用日趋广泛和深入,如果将USB功能融合在里面则可以实现更高的数据传输率、更方便的使用方式,更为优越的体现出虚拟仪器的性能。     二、硬件设计     此虚拟示波器的数据采集器由以下功能模块组成:前端信号变换模块、高速模数转换模块、高速数据缓冲模块、单片机控制模块、USB接口模块和电源模块。前端信号变换、高速数据采集有成熟的方案并且可根据需要的指标,譬如采样率、量程控制、采样深度等进行设计,我们这里主要讨论USB接口部分的开发。     USB接口的开发以往都是一个令人头痛的问题,尽管很多设计者向往USB接口高速传输、自主供电、即插即用的优点,但较难逾越它的协议固件开发和驱动程序开发的障碍。在这个方案里,笔者选用了一款不需要开发协议固件和驱动程序的USB总线接口芯片。     南京沁恒公司(www.winchiphead.com)推出的CH371是一个USB总线的通用接口芯片,它利用硬件逻辑屏蔽了USB 通讯中的所有协议,在计算机应用层与本地端控制器之间提供端对端的连接。基于CH371,设计者不需要了解任何USB协议、固件程序以及驱动程序,可以轻松地将原来的并口、串口的产品升级到USB接口,以较低的风险和成本享用USB接口带来的优越性。     使用时在本地端,CH371具有8位数据总线和读、写、片选控制线以及中断输出,就像操作一般外设芯片一样方便地挂接到DSP、MCU等控制器的系统总线上;在计算机端,CH371的配套软件包括通用驱动程序以及应用软件包,提供了简洁易用的操作接口,与本地端的单片机通讯就如同读写硬盘中的文件一样简单,开发者可以使用VB、VC、C++Builder等高级语言进行开发。一般情况下,基于CH371设计USB产品不必考虑USB通讯协议、固件程序、驱动程序、配置过程、底层数据传输过程。设计者所要做的工作与设计并口、串口的产品一样,包括两件事:一是从计算机的应用层发出数据传输请求并接收应答;二是当USB 产品的控制器被通知有数据传输请求时,作出应答。     同时,CH371在提供了透明的USB协议的基础上还提供了I2C器件的直接管理、16个地址的直接读写以及复位、看门狗等功能,本地端甚至不使用单片机就可完成简单的控制功能,因此具有较强的功能适应性,能够满足不同场合的需要,有效的降低系统成本。     在本系统中使用的是SOP28封装的产品,他的管脚定义如下表:         根据不同的工作方式,芯片的接口类型可以有以下几种:被动并行接口、I2C主接口、主控方式接口。其中被动并行接口是最常用的方式,它提供单片机与计算机的连接,CH371作为单片机的一个被动外设;I2C主接口是CH371在计算机端程序的控制下不经过单片机直接读写一个EEPROM器件(譬如24C04等),经常用于USB外设的产品信息纪录;主控方式接口是不使用单片机,由计算机端程序直接控制CH371提供的16个地址的8位数据读写或者是十几根IO口线,此方式主要用于完成相对简单的外部控制任务。这几种接口方式并非完全对立的,可以根据需要灵活配置。在此虚拟示波器中则将其使用为单片机的一个外设器件,同时将A3~A0用于主控方式由计算机控制四只LED。     单片机对于CH371的控制依靠对其内部的16个寄存器的操作来实现。这16个寄存器的地址有两种定义方式。一种是上电复位后默认为直接地址方式,A3~A0四个管脚为寄存器地址,这种方式较为简单,但是需要使用单片机较多的IO口资源;另一种是当CH371检测到ALE脚上的上升沿信号后,切换到复用地址方式,寄存器地址由数据总线的D3~D0来控制,根据ALE的跳变来判断是寄存器操作还是数据读写。在此设计中由于大容量数据缓冲需要使用到74373作为地址锁存,所以即使使用直接地址方式也无需多占用单片机资源,但是为了将A3~A0节省出来驱动LED所以选用复用地址方式。     根据系统的要求我们设计硬件如下。     USB接口提供数据交换及电源供应(经适当变换后供高速AD使用),CH371在12M晶振下倍频工作,提供与单片机接口的同时提供看门狗复位输出功能,I2C主控功能没有使用,A3~A0可以由计算控制驱动4只LED作为工作显示信号。单片机89C52的P1口组用于控制数据采集模块,包括量程转换控制、AD触发信号、采集数据溢出信号等;高速缓存62256通过低功耗的CPLD控制存放高速AD采集的结果,单片机定时将其中数据读出经CH371传送到计算机的数据显示和分析软件,实现虚拟示波器功能。单片机、CH371和RAM部分原理图如下: 图三 单片机、CH371和RAM部分原理图     三、软件设计     单片机端软件:     单片机端软件主要完成数据采集控制、数据报告这两个功能。其中数据采集控制根据计算机端软件设定的增益、时基、触发等参数控制数据采集模块,这里面要用到计算机向单片机发送少量的控制信息;数据报告功能则需要单片机将缓存中的一个采集周期的所有数据传送给计算机端软件,这属于大批量数据的传输。我们把介绍的重点放在单片机与计算机的通信上面。     单片机与计算机通信是通过对CH371的寄存器操作实现的,有关其寄存器定义的具体情况请参考数据手册。     在应用中需要注意的是,CH371提供的单片机接收缓冲区为8个字节,多于8个字节的计算机下传数据被切分;而单片机的发送缓冲区也是8个字节,多于8个字节的上传数据需要分多次上传。另外,CH371的中断包括了上传及接受成功,中断发生后具体的情况需要由传输状态寄存器来辨别;同时其中断电平是单稳态的,一个事件发生后中断信号跳变,但仅维持一个短暂的脉冲便恢复,这是为了配合不同速度的处理器而作的处理。     单片机与计算机的USB通信主要功能子程序示例如下:(请在使用时加入CH371的相应寄存器的地址定义)file://********** CH371初始化程序******************************void ch371_init()   {       CH371_INT_SET=0;  file://CH371中断数据设定寄存器的地址偏移       CH371_LENGTH=0X0F;  file://置上传数据长度寄存器为15,表示暂时没有数据上传   save_length=0;   file://保存下传数据长度   IT0=1;      file://外部信号为下降沿触发   IE0=0;      file://清中断标志   PX0=1;      file://置高优先级   EX0=1;      file://允许中断}file://***********上传数据子程序********************************void ch371_upload(unsigned char len) file://参数传入数据长度{    unsigned char i;   unsigned char *up_buf;   unsigned char *ch371_buf;   if(len!=0){     up_buf=&ret_buffer;    file://指向数据的地址                        ch371_buf=&CH371_BUFFER;  file://指向数据缓冲区     for(i=0;i

    时间:2004-12-05 关键词: USB 接口 虚拟 示波器 电源技术解析 基于 设计 ch371

  • USB接口芯片FT245AM的原理

    USB接口芯片FT245AM的原理及航空ARINC429总线测试仪中的应用     摘要:介绍了一种USB总线接口芯片FT245AM及其在航空ARINC429总线测试仪中的应用方法,同时介绍了FT245AM的内部结构、管脚说明以及与微处理器的接口电路,给出了航空ARINC429总线测试仪的总体框图、部分原理和接口逻辑的Verilog HDL源代码及仿真时序。     关键词:USB总线 ARINC429总线 FT245AM CPLD MCU 随着计算机的广泛就算,与计算机通信的方式也越来越多,对通信速度和易用性要求也越来越高,这使得USB通信方式显得越来越突出,应用领域也越来越广泛。因此,在鼠标、键盘、游戏杆、数据采集卡、数码相机、掌上电脑中都有USB的应用。 FT245AM是美国FTDI公司生产的一种USB专用芯片。它具有功能强、体积小、传输速度快、符合USB1.1技术规范、易于一微处理器接口等特点,因而倍受用户的青睐。笔者采用FT245AM成功地开发了航空ARINC429总线测试仪。    FT245AM集成了USB1.1通信协议和外设接口,可以方便地实现USB主机与外设MCU、CPLD的接口,其数据传输速率可达1MB/s。FT245AM内部128字节的接收FIFO和384字节的发送FIFO大大提高了USB主机与外设的通信质量。另外,FT245AM还具备3.3V的LDO调整器、8位频器、USB数据时钟恢复PLL、USB数据收发器,且EEPROM接口逻辑单元可外接串行存储器93C46,以实现USB VID、PID、序列号和设备说明字符串的存储。使用FT245AM可大大简化其外围电路,使用户设备更趋于小型化。 1 FT245AM简介 1.1 FT245AM内部结构和引脚功能 FT245AM芯片的内部结构如图1所示。该芯片采用QFP32封装,其各管脚说明如下: USBDP(7脚):USB差分数据正端; EEDATA(2脚):串行存储器数据; USBDM(8脚):USB差分数据负端; TEST(5脚):厂商测试管脚; 3V3OUT(6脚):3.3V电源输出; D[7:0](25~18脚):外设接口数据总线; XTIN(27脚):晶体振荡器输入; RD(16脚):外设读数据信号输入; XTOUT(28脚):晶体振荡器输出; WR(15脚):外设写数据信号输入; RCCLK(31脚):RC定时器; TXE(14脚):发送FIFO空标志输出; RESET(4脚):芯片复位输入; RXF(12脚):接收FIFO非空标志输出; EECS(32脚):串行存储器片选; EEREQ(11脚):串行存储器读取请求; EESK(1脚):串行存储器时钟; EEGNT(10脚):串行存储器读取允许; VCC,AVCC(3、13、26、30脚):分别为芯片电源和电路模拟电源; GND,AGND(9、19、29脚):芯片地和模拟地。 1.2 FT246AM与外设的数据传输方法 FT245AM具有外设接口控制单元,可以方便地与MCU、CPLD接口来实现数据交换。    当外设从FT245AM中读取USB主机数据时,如果FT245AM的管脚RXF为高电平,则表明FT245AM没有接收到USB主机发送的数据,此时外围MCU(CPLD)不能读取数据。而当MCU(CPLD)检测到RXF为低电平时,表明FT245AM的接收FIFO中已有USB主机发送的数据,此时外围MCU(CPLD)便可以通过外设数据总线读取数据。外设通过FT245AM读取USB主机数据的时序图如图2所示。 当外设通过FT245AM写数据到USB主机时,如果FT245AM的管脚TXE为高电平,则表示FT245AM内部正忙,外围MCU(CPLD)不能向FT245AM的发送FIFO中写数据。而当外围MCU(CPLD)检测到TXE为低电平时,则表明FT245AM的发送FIFO空闲,外围MCU(CPLD)可以向FT245AM中写数据到USB主机。图3所示是外设通过FT245AM向USB主机发送数据的时序图。 2 在ARINC429总线测试仪中应用 ARINC429总线在航空领域有着广泛的使用,该总线采用差分数据传输方式,支持12.5kbps和100kbps两种传输速率。由于ARINC429总线设备的应用领域比较特殊,因此需要较高的可靠性,同时其测试设备也显得尤为重要。为了方便该总线设备的测试,摆脱专用测试设备的不灵活性,急需一种方便快捷的通信方式来实现计算机与该总线设备的互连,使该总线设备的测试可以在计算机中自动完成,从而提供测试设备的灵活性和通用性。因此,提出了基于USB总线的ARINC429总线测试仪。 2.1 基于USB的ARINC429总线测试仪结构 考虑到USB总线为自供电试,最大可驱动500mA电流,故ARINC429测试仪选取4路接收、2路发送的结构。当然,如果允许外接电源,还可以实现更多的收发路数,但这样会降低USB总线的方便性。由于ARINC429总线的传输速率最大为100kbps,而USB1.1的通信能力可达12Mbps。,考虑到协议的额外开销,一路USB总线同时完成2路ARINC429总线的发送和4路接收。 为了提高ARINC429总线测试仪的实时性,可选用高速MCU控制USB接口芯片FT245AM,但MCU没有足够的I/O数,无法满足与ARINC429控制芯片连接的I/O管脚,因此,可选用CPLDEPM7128S来完成FT245AM的控制和数据传输。 基于USB的ARINC429总线测试仪结构如图4所示。图5所示是FT245AM部分的外围电路。 在谝测试仪电路中,EPM7128S用于完成ARINC429总线控制芯片DEI1016与USB控制芯片FT245AM的逻辑变换,以使USB主机可以实时发送数据到ARINC429总线设备,并实时接收设备返回的数据,以供主机中的测试软件进行记录和检测,从而满足设备故障的诊断和定位之需。    2.2 EPM7128S与FT245AM的接口实现 EPM7128S与FT245AM的接口电路主要完成从FT245AM的接收FIFO中读数据和向FT245AM的发送FIFO中写数据。采用纯硬件实现方式可使FT245AM的接口延时和整个测试仪通信环节的延时达到最小。 EPM7128S可与FT245AM共享工作时钟,它使用12条I/O与FT245AM相连,分别对应于FT245AM的D0~D7、TXE、RXF、RD、WR等。 对EPM7128S的编程可采用VerilogHDL语言,并采用Synplify综合,最后使用MAXPlus II进行布线和仿真。与FT245AM的接口设计代码如下: //------------- //产生FT245AM读信号 always@(posedge clk or negedge reset) begin if(reset = =1'b0) usb_rd<=1'b1; else if(usb_rxf= =1'b1) usb_rd<=1'b1; else if(usb_rd= =1'b0) usb_rd<=1'b1; else if((usb_rxf = = 1'b0)&&(usb_rden= =1'b1)&&(cnt= =2'd0)) usb_rd<=~usb_rd; end //--------------------- //计数器,控制FT245AM读写时序 always@(posedge clk or negedge reset) begin if(reset = =1'b0) cnt<=2'd0; else if(cnt !=2'd0) cnt<=cnt+1'b1; else if((usb_txe = =1'b0)&&(data_valid = =1'b1)&&(usb_rden= =1'b0)) ent<=cnt+1'b1; end //--------------------- //产生FT245AM写信号 always@(posedge clk or negedge reset) begin if(reset= =1'b0) usb_wr<=1'b0; else usb_wr<=(cnt= =2'd1); end //--------------------- //读取USB主机数据 always@(posedge clk or negedge reset) begin if(reset= =1'b0) rx_data<=8'b00; else if(usb_rd = = 1'b0) rxdata<=usb_data; end //--------------------- //向USB主机写数据 always@(posedge clk or negedge reset) begin if(reset = =1'b0) tx_data<=8'h00; else if(cnt[0] = =1'b1)tx_data<=data_429; end //--------------------- //FT245Amgn EPM7128S的数据三态接口 assign usb_data=(cnt[1] = =1'b1)?tx_data:8'hzz; //----------------------图5 FT245AM外围电路图3 结束语 本文介绍了USB接口芯片FT245AM的原理和在航空ARINC429总线测试仪中的具体应用实例方法。笔者将EPM7128与FT245AM的接口逻辑在MAXplus II环境下进行了仿真,结果表明:使用该设计完全可满足实际要求,因此,使用USB通信接口的航空ARINC429总线测试仪,大大便利了429总线设备与计算机的通信,有效提高了429总线设备的检测效率。

    时间:2004-12-05 关键词: USB 芯片 原理 接口 电源技术解析 ft245am

  • 基于串行外设接口(SPI)的CAN总线隔离扩展设计

    作者Email: christinxl@hotmail.com     摘要:介绍了利用SPI口实现CAN总线隔离扩展的一种通信控制系统,详细叙述了此通信控制系统中主从通信模块的硬件设计控制,软件设计流程及实现方法。     关键词: CAN总线  SPI口  XINT1中断     一、引言     CAN总线是一种有效支持分布式控制和实时控制的串行数据通信协议,它是一种多主总线,网络上任意一个节点均可以在任意时刻主动地向网络上的其它节点发送信息,而不分主从,节点之间有优先级之分,因而通信方式灵活;CAN可以点对点、一点对多点(成组)及全局广播等几种方式传送和接收数据 ;CAN采用非破坏性位仲裁技术,优先级发送,可以大大节省总线冲突仲裁时间,在重负荷下表现出良好的性能。     CAN上的节点数实际可达110个,通信介质可以是双绞线、同轴电缆或光导纤维,直接通信距离最远可达10km(传输速率为5kbps);最高通信速率可达1Mbps(传输距离为40m)。CAN协议的一个最大特点是废除了传统的站地址编码,而代之以对通信数据块进行编码,CAN数据链路层采用短帧结构,每一帧为8个字节,易于纠错。可满足通常工业领域中控制命令,工作状态及测试数据的一般要求。同时,8个字节不会占用总线时间过长,从而保证了通信的实时性。     CAN总线具有较强的纠错能力,每帧信息都有CRC校验及其它检错措施,有效地降低了数据的错误率。CAN节点在错误严重的情况下,具有自动关闭的功能,使总线上其它节点不受影响。支持差分收发,因而适合高干扰环境。     我们设计的一种CAN总线主从通信控制系统如图1所示,该控制系统采用内外两层隔离控制形式,主控台向主CAN网络发送指令和数据,通过主从通信模块与从CAN网络中的节点通信,对分系统控制单位进行数据采集和控制。此系统使CAN总线的节点数增加了n倍;CAN总线的传输速率和通信距离大幅度的提高;抗干扰能力也大幅度的增强。     本文讨论的是CAN总线主从通信控制系统中主从通信模块的硬件、软件设计及实现方法。主从通信模块实现了主控台和从控制单元之间CAN网络数据通信的隔离扩展,对通信数据处理、传输和CAN网络控制有一定的借鉴作用。     二、硬件设计     主从通信模块控制原理框图如图2所示,核心芯片是TI公司TMS320C2000系列的适合于数字控制的一种DSP。它的单个芯片内包含了10位ADC转换器、片内flash程序存储器、事件管理器、数字输入输出I/O口等。为了便于与各种外围设备进行通信,DSP还提供了一些接口:CAN接口、串行外设接口(SPI)、串行通信接口(SCI)等。其中,SPI接口是工业标准的同步串行接口,是一种全双工、三线通信的系统。它允许DSP与各种外围设备以串行方式(可配置成1~16位数据同时、同步地被发送和接收)进行通信。在SPI接口中,数据的传输需要1个时钟信号和两条数据线。SPI可工作在主模式或从模式下。在主模式下,每一位数据的发送/接收需要1次时钟作用;而在从模式下,每一位数据都是在接收到时钟信号之后才发送/接收。     三、SPI的工作原理     1)SPI的信号说明     如图2通信控制部分原理图,两片DSP芯片的SPI使用4条线直接接口:串行时钟线(SPICLK)、主片输入/从片输出数据线SPISOMI、主片输出/从片输入数据线SPISIMO和低电平有效的从片选择线SPISTE。     SPICLK是主片的时钟线,为MISO数据的发送和接收提供同步时钟信号。每一位数据的传输都需要1次时钟作用,因而发送或接收1个字节的数据需要1~16个时钟的作用。主片的时钟是通过主片的硬件设置的,并和从片的SPICLK相连。     MISO是主片的输入/从片的输出数据线。主片的MISO应与从片的MISO相连进行高位在前的数据交换。MOSI是SPI接口的SPI主片输出/从片输入数据脚。这一引脚应当连接主片的数据输出和从片的数据输入端MOSI,进行高位在前数据的交换。     SPISTE只在从方式中用于低电平选中从片,对应的主片SPISTE脚被配置为I/O口作为从片的SPI片选输入脚。    2)主模式     发送和接收可以同时工作在主模式下。主模式的显著特征是不论是发送还是接收始终有SPICLK信号,发送操作是由向SPIDAT(或SPITXBUF)中写数据而触发的。在主模式下,时钟信号的1次作用对应一位数据的发送(M0SI)和另一位数据的接收(MISO)。如图3所示,在主片中数据从移位寄存器中自左向右发出送到从片(MOSI),同时从片中的数据自右向左发到主片(MISO),经过16位时钟周期完成1个字节的发送。输入字节保留在移位寄存器中,此时SPI INT FLAG位自动置位(如果有中断设置,则产生中断),移位寄存器的数据将被锁存到SPIRXBUF中,此后对SPIRXBUF的读操作将把数据读出。    3)从模式     发送和接收同时工作在从模式下。从模式的显著特征是:不论是发送还是接收始终必须在SPICLK信号作用下进行,并且SPISTE信号必须有效。当SPISTE信号无效时,数据的发送无法进行并且输入的数据视为无效。这是因为输入的时钟信号是与SPICLK的逻辑与操作,而SPICLK信号是SPISTE的反转。这样当SPISTE为高时,就没有时钟信号输入。数据的发送和接收的过程见图3所示,与主模式下基本相似,只是移位寄存器的数据移出和输入方向与之相反。     四、软件设计     SPI通信以一帧CAN报文5个字节为一个传送单元进行信息交换。主片控制着SPICLK信号可在任一时刻启动报文传送;从片在传送报文之前,通过口线向主片发送一个外部中断请求,请求成功后主片输出SPICLK信号来启动从片的报文传送。从片在SPI中断中接收主片传送来的报文;主片在外部中断中完成从片报文的接收。当主片和从片同时都有报文传送时,系统优先传送主片报文,然后再传送从片报文。     1、主片发送,从片接收报文      主片发送报文,从片接收报文软件流程图如图4所示。主片在向从片传送报文前禁止外部中断,也就是禁止从片发送报文。然后从CAN传送缓冲区取一帧报文放入SPI发送暂存器中,再从SPI发送暂存器中取一个字节的数据写到SPITXBUF寄存器中启动SPISIMO引脚上的数据发送,同时,从片响应一个SPI中断开始接收主片发送来的数据,当从片接收到一个字节后,通过口线触发主片的XINT1外部中断来告知主片数据已接收,主片响应了此XINT1外部中断后,再发送下一个字节的数据,当一帧报文传送完成后,主片将外部中断使能,以便接收报文。从片接收完报文后,置报文接收完成标志,以便CPU进行报文的处理。     2、从片发送,主片接收报文     从片发送报文,主片接收报文软件流程图如图5所示。从片在发送报文前,通过口线向主片发送一个XINT1外部中断,请求报文的发送,当主片响应了此中断时,发送一个伪数据(如#0FFFFh)来告知从片可以开始报文的发送,从片测试到报文请求受理标志置位后,再从CAN传送缓冲区取一帧报文放入SPI发送暂存器中,再从SPI发送暂存器中取一个字节的数据写到SPITXBUF寄存器中,通过口线向主片发送XINT1外部中断,请求主片取数据,主片在XINT1中断服务程序中监测到中断标志置位时,发送伪数据#0FFFFh(启动从片数据发送的SPICLK时钟),然后将收到的字节存入SPI接收缓冲区,从片依次将一帧报文传送完成后,清报文受理标志。主片完成一帧报文接收后,置报文接收完成标志,并退出外部中断,以便CPU进行报文的处理。          3、关键技术的处理      CAN总线上信息的传送都是没有规律随机的,所以用SPI口实现主从系统间信息的传递时,必须考虑当有数据正在从DSP1向DSP2传送时,应该禁止数据从DSP2向DSP1传送,反之也然。否则数据在互传过程中就会出错或丢失,影响CPU的正常工作。为了避免主从报文在发送过程中产生冲突,主片在XINT1中断服务程序中完成一帧报文的接收,从片在SPI中断服务程序中完成报文的接收。在进行报文传送时,不管是主片还是从片只有当一帧报文传送完成后,才能进行下一帧报文的传送。主、从片每发送完一个字节的数据,都有一个应答信号返回标志位(见标志位意义)的判断,以便确认数据是否完整的发送或接收。     由于主片掌握着报文传送的时钟信号,即主动权,所以主片随时都可以进行报文的传送。从片在报文传送前,首先要确认主片此时是否传送空闲,若此时主片正在传送报文,从片等待主片将报文传送完成,再进行报文的传送;若主片正处于传送空闲状态,从片可以开始传送报文。     五、结束语     此CAN总线主从通信控制系统外加一些辅助控制单元(如显控单元,操作键盘等)后可作为从CAN网络的主控制器使用,在主控台CAN网络发生异常不能正常工作时,能够辅助控制分系统的运行,此项设计已经在控制系统中得到了应用。

    时间:2004-12-05 关键词: 接口 串行 can 总线 隔离 spi 电源技术解析 基于 设计 扩展 外设

  • 应用McBSP实现I2C总线控制器

      作者Email: dick_ligg@sohu.com     摘 要:提出了在TMS320C6000系列DSP上应用McBSP实现I2C总线接口协议的方法,使DSP可以接入其他需要I2C总线配置的智能器件,系统结构简单,硬件设计容易,资源消耗小。     关键字:I2C总线  GPIO  McBSP  DSP     1 引 言     TI公司的TMS320C6000[1,2]系列是高性能的DSP,可广泛的用于XDSL、无线基站、数字图像处理等方面。在进行数字图像处理时,通常需要视频解码器诸如SAA7111A之类的模拟视频前端,而大多数的视频解码器进行初始化通常是通过两线的I2C总线接口,但是现在的DSP和MCU大部分都没有I2C总线接口,在这种情况下我们可以应用两个通用的IO线,通过软件的方法来模拟I2C总线的协议,继而完成I2C总线的接口。在TMS320C6000中通常都有两个或两个以上的多通道缓冲串行接口McBSP,McBSP不仅可以配制成串行接口还可以独立的配制成通用的输入(GPI)、输出(GPO)和输入输出端口(GPIO)。     I2C[3]串行总线是用双向数据线(SDA)和串行时钟线(SCL)两根信号线,在连接到该总线的器件之间传送信息。总线上的每个器件均可设置一个唯一地址,然后根据所设的功能进行信息的发送或接收。除了作为发送器和接收器以外,在执行数据传输时,总线的器件还可以设定为主控器和受控器。通常由主控器启动总线上的数据传输,并产生数据传输所需的时钟信号。而被其寻址的其它器件均为受控器,这意味着总线上可连接多个有控制总线的器件。     I2C总线上的数据传输率为100kbit/s,快速方式下可达400kbit/s。连接到总线上的器件数仅受400pF的总线电容的限制。同时,为了避免总线信号的混乱,要求连接到总线上的各器件输出端必须是集电极开路或漏极开路,以便产生“线与”功能。I2C总线上的SDA和SCL线都是双向传输线,它们可通过一个电阻连接到正电源端,当总线处于空闲状态时,两条线均为高电平。     2 硬件设计     I2C总线的硬件设计非常方便,只需要将SDA 和SCL连接即可,在I2C总线上只允许有一个主控器,其余的都是受控器。当节点的个数大于了400pF的限制时,可以通过总线驱动器如82B715来进行总线扩展。连接见图1     3 软件设计     3.1 McBSP的配置     I2C总线应用McBSP的两个管脚,首先禁用McBSP功能以便将McBSP的管脚配制成GPI、GPO、GPIO。本文应用McBSP0的CLKX0作为I2C总线的SCL,FSX0作为I2C总线的SDA,McBSP的DX,DR,通常不能配置成I2C的SDA,因为SDA是双向的,而DX,DR只能配制成单一的输入或输出。     配置代码如下: McBSP0_SPCR=0x00000000;//McBSP0 发送和接收复位McBSP0_PCR=0x00003F00;// McBSP0的所有的管脚都配置为GPIO,CLKX0和FSX0为输出对于主机来说SCL总是输出,所以它的方向是保持不变的,SCL应该输出0,1作为接口的时钟,为了实现此功能我们定义一个宏(MACROS):SET_SCLHI( ) SET_SCLLO( )#define Set_SCLHi( ) McBSP0_SPSA = PCR; McBSP0_SPSA |= 0x00000002#define Set_SCLLo( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0XfffffffdI2C总线的数据线SDA当写的时候是输入,读的时候是输出。为了改变SDA的方向可以定义Set_SDADirOut( ) Set_SDADirIn( )#define Set_SDADirOut( ) McBSP0_SPSA = PCR; McBSP0_SPSA | = 0x00000800#define Set_SDADirIn( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0xFFFFF7FFSDA应该依照数据位的0,1来变化,为了输出1,0定义Set_SDAHi( ) Set_SDALo( )#define Set_SDAHi( ) McBSP0_SPSA = PCR; McBSP0_SPSA |= 0x00000008#define Set_SDALo( ) McBSP0_SPSA = PCR; McBSP0_SPSA &= 0xFFFFFFF7定义好之后可以模拟I2C总线的协议进行传送,例如在SAA7111A上的I2C总线接口是用来对SAA7111A进行初始化用的,SCL的频率可以从0到400KHZ,为了控制SCL的频率可以应用DSP的TIMER0来控制。当CPU为100MHZ时:TCR = 0x00000010; // 停止 TIMER0 and TDDR=0PRD = 6249; // TIMER0 rate = CPU-Frequency/(PDR+1) = 100MHz/6250 = 16kHz...TCR &= 0xFFFFFFEF; // 开始 TIMER0     3.2 I2C总线协议编程     3.2.1  I2C总线协议读写数据流的编程     为了进行I2C总线的通讯,我们选用每位数据流4帧(FRAMES),以便延迟和噪声干扰最小,4帧每位的数据流保证了SDA不会变化在SCL的边沿处,仅仅允许数据变化在FRAME0,读仅在FRAME2。如图2所示 I2C总线的写程序如下 void I2CWrite(unsigned int WriteBit){Set_SDADirOut( ); // 设置SDA为输出switch(FrameCount){case(0): // 起始帧Set_SCLLo( ); // SCL 为 0if (WriteBit == 0) // SDA = WriteBitSet_SDALo( );elseSet_SDAHi( );break;case(3): // 第4帧Set_SCLLo( ); // break;default: // 在第2,3帧Set_SCLHi( ); // SCL 为 1}FrameCount += 1; // 帧计数if (FrameCount > 3){ FrameCount = 0; BitIndex = (BitIndex >> 1); } // 准备下一个发送位}I2C总线的读程序与写程序很类似,只需要改变SDA为输入即可。     3.2.2 I2C总线的开始位和停止位的编程     I2C总线的开始位和停止位有3帧产生,在I2C总线传输过程中,仅当总线空闲(SCL线和SDA线均为高电平)时,数据传送才能开始,此时总线上的任何器件均可以控制总线。其中当SCL线为高电平且SDA线由高变低时为开始条件;而当SCL线为高电平且SDA线由低变高时为结束条件。如图3所示 开始位:void I2CSTA ( ){ // I2C 开始位Set_SDADirOut ( );//定义SDA为输出 switch ( FrameCount ){case (1): // 第2帧Set_SCLHi ( );Set_SDALo( );break;case (2): // 第三帧Set_SCLLo ( );Set_SDALo( );break;default: // 第一帧Set_SCLHi ( );Set_SDAHi ( );}FrameCount += 1; // 帧计数if ( FrameCount > 2 ){FrameCount = 0;BitIndex = 0x0080; } // 定义的低8位}停止位的编程方法只需要按照上面所说的将SCL线为高电平且SDA线由低变高即可。3.2.3 I2C总线的数据格式 起始位 受控器件地址 读写控制位0/1 应答位 数据 应答位 … 停止位     I2C总线数据传输格式[3]如图4。其中第一部分为数据传输起始信号,即由此开始进行数据传送;第二部分为受控器地址,用来选择向哪个受控器传送数据;第三部分为读/写控制位,用于指示受控器的工作方式,0表示写,1表示读;第四部分是被主控器选中的受控器向主控器回传的确认信号;第五部分是所传送的数据,每传送一个字节数据,都要求有一个应答位;第六部分是数据传输的结束信号。每个具有I2C总线接口的受控器件都有唯一固定的地址,当主控器发送数据时,I2C总线上挂接的受控器件都会将主控器发出的、位于起始信号后的8位地址信息与自己的地址进行比较,如果两者相同,则认为该受控器件被选中,然后按照读/写位规定的工作方式接收或发送数据。可以应用上面的程序来按照I2C总线的数据格式进行数据传送。     4 结论     应用DSP的McBSP来设计I2C总线接口,硬件接口简单,调试方便,并且可以节省硬件的花费,此方法已经应用在基于DSP的图像匹配机中,方法可行,并运行可靠。

    时间:2004-12-05 关键词: 控制器 i2c 总线 实现 电源技术解析 应用 mcbsp

  • SPCE061A单片机在USB通讯中的应用

       USB(Universal Serial Bus)是通用串行总线。最初USB是由Compaq、Digital、IBM、Intel、Microsoft、NEC以及Northern Telecom(北方电信公司)七家公司共同开发的一种新的外设连接技术。诸家公司联合提出这一新型总线,是为了解决PC机外围设备的拥挤和提高设备的传输速度。目前普遍采用的USB1.1主要应用在中低速外部设备上,它提供的传输速度有低速1.5Mbps和全速 12Mbps两种。扣除用于总线状态、控制和错误监测等的数据传输,USB的最大理论传输速率仍达1.2Mb/s或9.6Mb/s,远高于一般的串行总线接口。现有的USB外设有:数字照相机、音箱、游戏杆、调制解调器、键盘、鼠标、扫描仪、打印机、光驱、软驱等。1998年后随着微软在Windows98中内置了对USB接口的支持模块,加上 USB设备的日渐增多,USB逐步走进了实用阶段、以惊人的速度发展。     由于现在市面上新出一款单片机SPCE061A,它非常有特色。本文主要介绍,利用SPCE061A和USB接口芯片PDIUSBD12来开发USB设备。SPCE061A单片机由台湾凌阳公司制造,SPCE061A单片机款式新颖,而且性价比极高。 SPCE061A在2.6V~3.6V工作电压范围内的工作速度范围为0.32MHz~49.152MHz;2K字SRAM和32K字FLASH仅占一页存储空间;32位可编程的多功能I/O端口;两个16位定时器/计数器;低电压复位/监测功能;8通道10位模/数转换输入功能并具有内置自动增益控制功能的麦克风输入方式;双通道10位DAC方式的音频输出功能;指令系统提供具有较高运算速度的16位×16位的乘法运算指令和内积运算指令,为其应用增添了DSP功能.....。较高的处理速度使SPCE061A能够非常容易地、快速地处理复杂的数字信号。开发数字声音和语音识别产品,选择SPCE061A是一种最经济的选择。     本文所设计的USB设备系统的功能比较简单,它主要实现SPCE061A与PC机之间的简单通讯,是SPCE061A单片机的一种基本应用。这篇文章的主要目的是希望能够给读者起抛砖引玉的作用,开发者可以在这个基础上修改程序,轻松实现USB设备系统开发。本文所设计的系统具有三种简单功能:1.检测USB外设是否连接成功。 2.通过点击PC端的应用软件上的按钮,可以点亮或熄灭与SPCE061A单片机IO口相连的LED灯。3.应用软件发送任意字符串到SPCE061A,SPCE061A接受、回送字符串,应用软件接受到字符串时,能够将它显示出来。      4.1系统组成     本USB通讯系统,主要由凌阳十六位单片机SPCE061A,Philips公司的USB接口芯片PDIUSBD12组成,系统框图如图3.10所示。     这个系统的基本工作流程为:PC端应用软件,发送ID0(为了使主机和设备方能同步,该系统定义了三个握手ID:ID0,ID1,ID2。)给PDIUSBD12,PDIUSBD12接收数据,产生中断通知SPCE061A单片机读取数据。SPCE061A如果读取的数据为ID0,那么发送ID0给PDIUSBD12;PC机端应用软件发送完数据后,读取外设发送的数据,如果读到的数据为ID0,那么弹出一个提示框,提示USB外设连接成功。此后PC机端的应用软件和USB外设之间的通讯都是通过ID来进行的。      4.2硬件设计     系统电路原理图如图3.11所示。其中PDIUSBD12用作实现PC机与SPCE061A单片机进行通信的高速通用并行接口。USB协议层的相关通讯协议通过PDIUSBD12来实现,它由硬件实现不需要固件的参与。SPCE061A单片机的主要作用:1.windows系统配置、枚举USB外设时,SPCE061A发送、接收相关的USB设备信息。2. windows系统配置、枚举USB外设成功后,根据接收到的ID,进行相应的操作,起控制作用。     SPCE061A内嵌32K的FLASH的存储空间、14个中断源,它在2.6~3.6V的工作电压范围内的工作速率范围为0.32MHz~49MHz,这使得它有较高的速率和存储空间来应付USB通讯。单片机SPCE061A与PDIUSBD12之间通讯采用中断方式,数据交换主要是靠SPCE061A单片机给PDIUSBD12发命令和数据来实现的。     PDIUSBD12通过这种方式来识别命令和数据:在ALE信号的下降沿时锁定地址,如果是奇地址,那么它接收的是命令;如果是偶地址,那么它发送或接收的是数据。PDIUSBD12的中断寄存器只要不为0,它的中断输出引脚(INT_N)就保持低电平,所以系统初始化时可将SPCE061A单片机的外部中断(下降沿触发)引脚IOB2设置为带上拉电阻输入。当PDIUSBD12的中断寄存器由零变为非零时,马上触发SPCE061A的外部中断,SPCE061A单片机在中断处理时,读取PDIUSBD12芯片的状态寄存器以清除中断寄存器中对应位,使得中断引脚变为高电平。这样使得SPCE061A可以在退出中断后,可随时响应外部中断。     图3.11中的LED1灯非常有用,它是PDIUSBD12的GOODLINK指示灯,在系统枚举时会根据通信的状况间歇闪烁,当PDIUSBD12被枚举和配置成功后,将一直点亮。随后在USB通信时会闪烁,这对调试非常有用。      4.3软件设计     USB设备的软件设计主要包括两部分:一、USB设备端的单片机软件,主要完成USB协议处理与数据交换。二、PC端的程序,由USB驱动程序和用户服务程序两部分组成,用户服务程序通过USB驱动程序通信,由系统完成USB协议的处理与数据传输。      该系统单片机端的软件流程如图3.12所示。SPCE061A单片机控制程序由三部分组成:第一、初始化SPCE061A和PDIUSBD12。 第二、主循环部分,主要任务是判断标志位是否改变,如果改变则执行相应的程序,否则一直循环等待中断。第三、中断服务程序,主要任务是接收、发送数据,设置相应的标志位。主机首先要发令牌包给PDIUSBD12,PDIUSBD12接收到令牌包后就给单片机发中断,单片机进入中断服务程序,首先读PDIUSBD12的中断寄存器,判断 USB令牌包的类型,然后执行相应的操作。因此,单片机程序主要就是中断服务程序的编写。在 USB单片机程序中要完成对各种令牌包的响应,其中比较难处理的是SETUP包,主要是端点0的编程。     系统初始化部分包括系统时钟,IO口,中断设置(开外部中断),PDIUSBD12芯片软件复位、初始化。该主流程的核心部分是协议层的请求处理,它关系到PC机枚举USB外设成功与否。所以在调试单片机程序的时候,要特别注意Window对USB设备的枚举顺序。如果枚举成功,主机将找到新的设备,提示安装驱动程序;否则找到未知设备,USB外设不可用。     中断服务子程序的编写,采用混合编程,也就是说,在汇编程序中调用C函数,这样可以提高代码的可读性。中断服务子程序的流程如图3.13所示,有好几个地方,只做清中断处理,这是因为有些端点没有用到。它只作为一个程序接口,为扩展系统功能用。     目前编写主机的USB驱动程序主要采用三种方法。第一,使用Windows DDK来编写驱动程序,难度很大,但是非常灵活;第二,使用DriverStudio开发工具来生成驱动程序;第三,使用Windriver开发工具来生成驱动程序。用后面两种方法来开发驱动程序的周期短,但是不灵活。本系统的驱动程序采用DDK编写,用户服务程序能够通过驱动程序与PDIUSBD12芯片中任意端点通讯,因此编写用户服务程序也是非常灵活的。     4.4总结     通常在开发USB设备产品,需要编写实时性、程序可读性要求很高的代码,这时就需要采用混合编程。而凌阳的m’nSP™ IDE具有良好的编程环境,它可以很轻松、很容易进行混合编程(在C程序中调用汇编程序,在汇编程序中调用C程序)。     在该系统中,只用到了SPCE061A单片机的外部中断、IO口资源。其实SPCE061A单片机的资源很丰富,它除了具有普通单片机功能以外,还具有语音识别、语音录放等功能。因此这个系统只是一个雏形,SPCE061A还能够实现比较复杂的功能,比如使用SPCE061A的录音功能进行录音并将语音数据存储到外扩的FLASH,然后通过USB通讯,将语音数据送到PC机上播放,同样也可以将PC机上压缩后的语音文件下载到SPCE061A上进行播放。这样可以很容易使用SPCE061A可以开发录音笔、电话记录仪等USB设备。因此利用SPCE061A开发USB设备产品的前景是非常广阔的。

    时间:2004-12-05 关键词: USB 通讯 单片机 电源技术解析 应用 spce061a

发布文章