• MEMS传感器和功率器件解析

    在科学技术飞速发展的今天,离不开我们科研人员的辛勤付出,制造出如此多的电子产品,然而大家只关注这些产品的使用,只有研究人员会关注内部结构,这其中就要数功率器件了。据麦姆斯咨询报道,2018年,士兰微营业总收入为30.2586亿元(人民币,下同),较2017 年同期增长10.36%;公司营业利润为7981万元,比2017年同期减少 33.06%;公司利润总额为7992万元,比2017年同期减少32.79%;公司归属于母公司股东的净利润为1.7046亿元,比2017年同期增加 0.58%。公司营业利润和利润总额较去年同期减少的主要原因是:(1)公司子公司士兰集昕公司8寸芯片生产线在报告期内尚未完全达产,固定成本相对较高,仍有一定数额的亏损。(2)公司子公司士兰明芯公司受LED行业波动的影响,出现了一定数额的亏损。 2018年,士兰微集成电路的营业收入为9.63亿元,较去年同期减少9%,公司集成电路营业收入下降的主要原因是:(1)由于传统市场萎缩,公司数字音视频电路的出货量较2017年有较大幅度的下降;(2)受LED下游市场波动的影响,公司LED照明驱动电路的出货量较2017年有所下降。 2018年,士兰微IPM功率模块产品在国内白色家电(主要是空、冰、洗)、工业变频器等市场继续发力。2018年,国内多家主流的白电整机厂商在变频空调等白电整机上使用了超过300万颗士兰IPM模块,较2017年增加50%,预期今后几年将会继续快速成长。 2018年,士兰微已成功推出语音识别芯片和应用方案,将会在国内主流的白电厂家的智能家电系统中得到广泛的应用。 2018年,士兰微已在变频电机控制领域推出完整应用方案和配套电路,并已完成产业布局。今后将广泛应用于白色家电、电动工具、园林工具等各种无刷直流电机的控制,预期2019年将会快速拓展市场。 2018年,士兰微成功推出高精度MEMS麦克风产品。在自有的芯片制造和封装体系支持下,公司已开发出成系列的MEMS传感器产品:三轴加速度计、三轴地磁传感器、六轴惯性传感器(内置陀螺仪和加速度计)、压力传感器、光传感器、心率传感器、MEMS麦克风等,这些产品已经或正在导入量产,已进入智能手机、手环、智能音箱、行车记录仪等消费领域,预计2019年公司MEMS传感器产品的出货量将有较快的增长。 2018年,士兰微已推出针对智能手机的快充芯片组,以及针对旅充、移动电源和车充的多协议快充解决方案的系列产品,预计2019年上述产品将快速上量。 2018年,士兰微分立器件产品的营业收入为14.75亿元,较去年同期增长 28.65%。分立器件产品中,低压MOSFET、超结MOSFET、IGBT、IGBT大功率模块(PIM)、快恢复管等产品增长较快。分立器件产品收入的增长主要得益于公司8寸芯片生产线产出的较快增长。除了加快在白电、工业控制等市场拓展外,公司已开始规划进入新能源汽车、光伏等市场,预期未来几年公司的分立器件产品将继续快速成长。 2018年,士兰微子公司士兰集成公司继续保持了较高的生产负荷,并通过挖潜将芯片生产线产能提高至22万片/月。士兰集成全年总计产出芯片239.09万片,比去年同期增加3.51%;同时产品结构得到进一步优化,芯片制造毛利率得到显著提升。 2018年,公司子公司士兰集昕公司进一步加快8寸芯片生产线投产进度,已有高压集成电路、高压MOS管、低压MOS管、肖特基管、IGBT等多个产品导入量产。11月份,士兰集昕月产芯片达到3.7万片,接近月产芯片4万片的目标。2018年,士兰集昕全年总计产出芯片29.86万片,比2017年增加422.94%,这对于推动公司营收的成长起到了积极作用。2019年,士兰集昕将进一步加大对生产线投入,提高芯片产出能力。 2018年,士兰微子公司成都士兰公司外延车间和模块车间的产出均保持较快增长。模块车间的功率模块封装能力已提升至300万只/月,MEMS产品的封装能力已提升至2000万只/月。2019年,公司还将进一步扩充功率模块和MEMS产品的封装能力。 2018年,公司已规划在杭州建设一个汽车级功率模块的封装厂,计划第一期投资2亿元,建设一条汽车级功率模块的全自动封装线,加快新能源汽车市场的开拓步伐。 2018年,厦门士兰明镓公司积极推进化合物半导体器件生产线项目建设。2018年12月,化合物芯片生产线项目主体生产厂房已结顶,现正在进行厂房净化装修和动力设备安装,预计2019年下半年将进行试生产。 2018年,厦门士兰集科公司已完成第一条12寸特色工艺芯片生产线项目设计等相关工作。2018年10月,12寸芯片生产线项目主体生产厂房已正式开工建设,现已完成桩基工程;2019年将加快推进厂房建设进度,争取在2020年一季度进入工艺设备安装阶段。 长期以来,士兰微电子坚持走“设计制造一体化”道路,有力地支撑了特色工艺和产品的研发,形成了特色工艺技术与产品研发的紧密互动、以及器件、集成电路和模块产品的协同发展。随着8寸芯片生产线项目投产,以及化合物半导体器件生产线项目和12寸特色工艺芯片生产线项目建设加快推进,将持续推动士兰微电子整体营收的较快成长。 核心竞争力分析 1、半导体和集成电路产品设计与制造一体的模式 士兰微从集成电路芯片设计业务开始,逐步搭建了特色工艺的芯片制造平台,并已将技术和制造平台延伸至功率器件、功率模块和MEMS传感器的封装领域,建立了较为完善的IDM(设计与制造一体)经营模式。IDM模式可有效进行产业链内部整合, 公司设计研发和工艺制造平台同时发展,形成了特色工艺技术与产品研发的紧密互动,以及器件、集成电路和模块产品的协同发展。 公司依托IDM模式形成的设计与工艺相结合的综合实力,提升产品品质、加强控制成本,向客户提供差异化的产品与服务,提高了其向大型厂商配套体系渗透的能力。技术的不断发展,也推动了功率器件的不断更新,这也需要我们年轻的科研人员更加努力,学好专业知识,这样才能赶得上社会的发展。

    关键词: mems 传感器 电源技术解析 士兰微

    时间:2019-11-25

  • 碳化硅功率电子器件解析

    碳化硅功率电子器件解析

    在日常生活中,电子产品处处可见,大家都知道如何使用,但是都不会去了解电子产品里面有什么,其实里面很重要的是功率器件。横跨多重电子应用领域的全球领先的半导体供应商意法半导体被雷诺 - 日产 - 三菱联盟指定为高能效碳化硅(SiC)技术合作伙伴,为联盟即将推出的新一代电动汽车的先进车载充电器(OBC)提供功率电子器件。 雷诺 - 日产 - 三菱联盟计划利用新的SiC功率技术研制更高效、更紧凑的高功率车载充电器,通过缩短充电时间和提高续航里程,进一步提高电动汽车的吸引力。作为雷诺 - 日产 - 三菱联盟的先进SiC技术合作伙伴,意法半导体将提供设计集成支持,帮助联盟最大限度提升车载充电器的性能和可靠性。 意法半导体还将为雷诺 - 日产 - 三菱联盟提供充电器相关组件,包括标准硅器件。含有意法半导体碳化硅的车载充电器计划于2021年投入量产。 “作为零排放电动汽车的先驱和全球领导者,我们的目标仍然是成为全球主流大众市场和经济型电动汽车第一大供应商,” 联盟电动和混动系统设计副总裁Philippe Schulz表示,“通过在OBC中使用ST的SiC技术实现小尺寸、轻重量和高能效,再加上电池效率的提高,我们将能够缩短充电时间,延长电动汽车的续航里程,从而加快电动汽车的应用普及。” 意法半导体市场营销、传播及战略发展总裁Marco Cassis表示:“SiC技术可以减少车辆对化石燃料的依赖度,提高能源的使用效率,有助于世界环保。 ST已成功开发出SiC制造工艺并建立了符合工业标准的商用SiC产品组合(包含汽车级产品)。在长期合作的基础上,我们正在与雷诺 - 日产 - 三菱联盟合作,实现SiC给电动汽车带来的诸多优势。 此外,该合作项目还将提供性能优越且价格合理的高性能SiC芯片和系统,通过提高规模经济效益以确保取得成功。”在全球化的今天,就更需要我们的年轻的建设者们更加努力,不断创新,推动功率器件的不断向前,这样才能让我们生活中的产品更加让我们方便。

    时间:2019-11-25 关键词: 电动汽车 意法半导体 电源技术解析 快充

  • 氮化镓功率器件解析

    氮化镓功率器件解析

    随着社会的不断进步,技术的不断发展,科技产品也日新月异,产品都需要功率器件,好的功率器件需要更好的设计者来设计,功率器件对电子产品是功不可没的。分立、逻辑和 MOSFET 器件的专业制造商Nexperia,推出650V的功率器件GAN063-650WSA,宣布其进入氮化镓场效应管(GaN)市场。 这款器件非常耐用,栅极电压 (VGS) 为 +/- 20 V,工作温度范围为 -55 至 +175 °C。GAN063-650WSA的特点是低导通电阻(最大RDS(on) 仅为 60 mΩ)以及快速的开关切换;效率非常高。     Nexperia氮化镓器件的目标是高性能要求的应用市场,包括电动汽车、数据中心、电信设备、工业自动化和高端电源。Nexperia硅基氮化镓采用非常可靠耐用的工艺,是质量和可靠性久经考验的成熟技术。再加上其可以使用现有的硅晶圆加工设备,因此晶圆加工产能的可扩展性很强。另外,此器件采用行业标准TO-247 封装,客户可受益于以熟悉的封装来获得卓越的氮化镓性能。 Nexperia的MOS业务部总经理Toni Versluijs先生表示:“这是 Nexperia 进入高压领域的战略,现在我们可以交付适合电动汽车应用的功率半导体技术了。我们的氮化镓技术已经可以量产,并能够灵活的扩产。汽车行业是 Nexperia 关注的一个重点,随着电动汽车逐渐取代传统的内燃机汽车,成为个人和公众出行的首选,预计未来二十年,电动汽车销量将迎来大幅增长。” GAN063-650WSA是Nexperia进入电动汽车、通信设备和工业类市场的一系列氮化镓产品中的第一款。 Nexperia 简介 Nexperia 是分立元件、MOSFET元件、模拟及逻辑集成电路元件领域高产能的生产专家,且其元器件符合汽车工业的严苛标准。Nexperia 非常注重效率,且一直持续生产全球每个电子设计所需要的基本半导体元器件:年产量高达900 亿件。其产品在效率(如工艺,尺寸,功率及性能)方面已成为了行业的基准,且有业内最小尺寸的封装技术以节省功耗及空间。基于其几十年来的经验,Nexperia 一直为全球各地的大型公司提供优质产品及服务,并在亚洲、欧洲和美国拥有超过 11,000 名员工。 该公司拥有庞大的知识产权组合,并获得了IATF 16949、ISO 9001、ISO 14001 及 OHSAS 18001 认证。以上就是功率器件的一些相关知识,功率器件不断发展,这就需要我们的科研人员的不断努力,推动技术不断发展,让我们的电子产品更加高效。

    时间:2019-11-25 关键词: nexperia fet 电源技术解析 gan

  • USB-C音频:全新的通用聆听体验

    USB-C音频:全新的通用聆听体验

    很少有一天不会碰到没戴音频耳塞或耳机的人。音频已不再与家庭立体声系统、汽车收音机和Walkman®隔离。音频现已成为大多个人电子设备的主打。尽管正趋向无线蓝牙耳机而发展,但有人争辩说有线耳机的音频质量仍较高。此外,使用无源有线耳机无需担心电池电量会耗尽。随着USB-C(称为Type-C)的推出以及单一通用连接器的趋势,有线音频也必须适应新趋势。安森美半导体提供的产品可帮助系统设计人员将音频集成到USB-C中,同时保持真正的高保真度。 许多人担心如没有3.5mm插孔会影响通过连接器的音频质量。大多数将USB传统连接器和USB-C与严格的数字数据相关联。人们普遍认为,USB-C上的音频必须是数字的。为了使USB-C具有通用性和包容性,USB-C规范允许使用模拟音频及数字音频。 USB-C规范中有一个条款说明,如果使用模拟音频,则系统中也必须支持数字音频。USB-C电缆具有专用的D+/D-引脚,除支持数字数据,还支持模拟音频R和L信号。SBU引脚可用于麦克风和接地信号。虽然一些耳机制造商正在开发具有USB-C连接器的耳机,但许多公司仍在开发转换加密狗。加密狗是一种小型适配器,一端带有3.5mm端口,另一端带有USB-C,使消费者继续使用自己喜欢的3.5mm耳机。加密狗的主要问题是增加的复杂性。现在,音频发烧友都任由摆布,受制于任何DAC与另一个模拟放大器集成到加密狗中。全世界发烧友一直力求尽量减少伤害信号的机会。消费者无从知道加密狗中的附加电路可能有多好。信号链中的每个阶段都会增加失真和矫作,从而降低您想要享受的信号质量。虽然加密狗的存在可能会影响音质,但许多消费者选用这种便宜的选项,而不是立即更换自己钟爱的耳机。 随着USB-C上模拟音频的出现,设计人员面对保持音质的挑战。更高的音质靠引入最少数量的干扰和失真,且通常通过测量元件的总谐波失真加噪声(THD+N)来量化。此参数通常在音频产品的数据表中找到。THD+N值越低,设备保留的音频将越多,声音质量也越好。安森美半导体的音频开关具有业界领先的THD+N性能。 安森美半导体的集成方案能简化USB-C模拟音频的集成,同时保持信号完整性和音频高质量。安森美半导体提供的方案包括用于USB-C CC隔离的开关,用于音频的多路复用器和传统USB信令。还有用于信号接地、麦克风和SBU交叉点的感应开关。每个开关都经过专门优化,以实现其各自协议的最佳信号完整性。设计人员可能会争辩说,可以使用分立元件来实现这些电路。但是由于传统通用元件的宽容度,无法实现相同水平的性能和设备匹配。对于大多数先进设计,采用分立方案会占更多的PCB面积和功耗更大。 USB-C 音频应用图 FSA4476模拟音频开关含保护功能应用于USB-C,是专门针对该应用领域设计的首款产品。 -110dB的THD+N可以保留高保真音频。 USB 2.0信号可以通过1 GHz带宽开关以很小的衰减传递,从而有信心通过高速眼图。为了延长超便携式系统的电池寿命,FSA4476的最小功耗仅为:动用时仅为25µA,关闭时为5µA。 FSA4480是FSA4476的后继产品。FSA4480包括其他功能,例如OMTP/CTIA检测以及降低爆音与嘀哒声。它还包括专用的接地检测开关,使终端系统有更好的串扰性能。 FSA4480框图 安森美半导体的USB-C模拟音频开关已集成在最先进的封装技术中,可实现最小的PCB尺寸。 功耗比类似分立设计低一个数量级。这些器件将使您的设计更小,更高能效,最重要的是,音频性能确是同类产品中最好的,且远远超过其他任何方案。

    时间:2019-11-20 关键词: 电源新品 usb-c音频

  • 安森美半导体宽禁带技术――支持大趋势应用

    安森美半导体宽禁带技术――支持大趋势应用

    最重要的应用和当前电子领域大趋势越来越需要超越常规硅器件的高压、高频和高温性能。 使用诸如碳化硅(SiC)等材料的宽禁带半导体技术正在兴起,为重要的高增长终端应用领域如汽车DC-DC和电动汽车车载充电器以及太阳能、不间断电源和服务器电源带来显著的好处和增强的可靠性。 安森美半导体包括二极管、驱动器和MOSFET的SiC阵容,以及正发展成一个整体生态系统的产品,因新推出的两款MOSFET – 工业级NTHL080N120SC1和符合AEC-Q101的汽车级NVHL080N120SC1而得以增强。 如典型的宽禁带SiC器件,NTHL080N120SC1和NVHL080N120SC1结合高功率密度及高能效工作。由于器件的更小占位,可显著降低运行成本和整体系统尺寸。典型的宽禁带半导体特性,尤其是更高的能效,意味着更低的功耗直接减少热管理问题。这不仅减少物料单(BoM)成本,还有助于产品整体尺寸和重量的进一步减少。 这些特性特别适合功率需求巨大的应用如云服务器中心,随着中心扩展以解决数据和云存储无止尽的需求,功率需求还在不断增长。多个领域节省的少量功率和更高能效所节省的能源,相当于节省了几十万美元的成本,也避免了复杂的热管理问题。 这种性能好处在汽车应用中也很有价值,最小化功耗/最大化能效乃至减轻几克都会影响燃油能效,或对于电动汽车则能增加里程。 对于所有应用,SiC宽禁带半导体减少的电磁干扰(EMI)是受欢迎的,消除了设计过程中的一些未知因素和最终增强了系统可靠性。 对于着手用相对新的、也因此不熟悉的SiC半导体技术开发方案的设计工程师,资源如器件仿真工具、SPICE模型和应用信息在通过设计流程引导他们和帮助他们完成优化的设计以应对高频、高功率电路特有的挑战至关重要

    时间:2019-11-20 关键词: 电源新品 宽禁带技术

  • RSL10太阳能电池多传感器平台荣获LEAP奖

    RSL10太阳能电池多传感器平台荣获LEAP奖

    第二届LEAP大奖旨在表彰机械和电气工程设计领域中的最佳组件和服务。该计划由三个主要的设计工程出版物(Design World,Fluid Power World,EE World)支持,从“开关和传感器”和“嵌入式计算”等13个类别中选出获奖者。 今年,我们很高兴地宣布,我们的RSL10太阳能电池多传感器平台在连通性类别中荣获银奖。 RSL10太阳能电池多传感器平台是我们用于物联网的能量收集平台之一,是用于开发使用太阳能自供电传感器节点的完整,低成本解决方案。该平台基于RSL10 SIP,支持不消耗电池的连续低功耗蓝牙传输。RSL10太阳能电池多传感器平台专为气候控制和工人安全等应用而设计,具有来自博世Sensortec的超低功耗智能传感器,可进行温度,压力和湿度感测。 物联网战略营销总监Bruno Damien在评论LEAP奖时说:“作为一家以效率为荣的公司,我们为我们的能量采集平台产品组合感到无比自豪,这些产品可实现完全无电池的物联网应用。在获得了“ 能量收集蓝牙低功耗开关”的多个奖项之后,我们很荣幸我们的RSL10太阳能电池多传感器平台在连接性方面的成就得到认可。通过在开源框架内提供可编程平台,RSL10太阳能电池多传感器平台将在智能家居和楼宇内释放创新。 LEAP奖的获奖者将在12月9 日在加利福尼亚州圣克拉拉举行的颁奖典礼上与医疗机器人技术论坛和DeviceTalks West 活动一起获得表彰。

    时间:2019-11-20 关键词: 电源新品 rsl10太阳能电池多传感器平台

  • 智能电源方案提升能效并降低成本

    智能电源方案提升能效并降低成本

    数据是当今世界最有价值的商品之一。趋势如即将开启的5G意味着大量数据将能快速移动,从而支持数据密集型格式如虚拟实境(VR) / 增强实境(AR)所需的视频内容的进一步增长。我们越趋转向云来保护这些重要信息。 随着数据存储成本的降低,对旧数据的整理变得不那么重要-所需的存储容量正以前所未有的速度呈螺旋式增长。因此,保持数据中心正常运行所需的电力非常重要,且还在持续快速增长。估计目前数据中心消耗3%的美国电力,预计到2040年将达到15%。 能源昂贵,确保足够的电力可用是数据中心运营商面临的主要挑战。另一个昂贵的商品是空间占位,数据中心的占位也在增加,以容纳每年增加一千万台服务器。为了控制成本,数据中心运营商正谋求使用更少的电力,并减少其占位。 为实现这些目标,电源系统必须提高能效,减少废热,减少热管理问题,并且功率密度可增加,从而减小整体尺寸。因提高能效而降低温度也有助于提高可靠性,这在数据中心中非常有用。 为了实现这性能和可靠性,电源系统越来越精密,且集成度更高,尤其是在功率开关MOSFET及其相关驱动器领域。更多的功能被纳入以确保最高水平的正常运行时间,包括热插拔设备如风扇和磁盘驱动器的能力。 功率密度的下一级水平是智能功率级(SPS)方案,集成MOSFET、驱动器和检测电流及温度的感测器。这方案支持构成部分相互匹配和优化,从而实现分立方案无法实现的性能水平。 MOSFET技术已显著改进,能在非常高效和紧凑的封装中集成控制IC和MOSFET。例如,安森美半导体最近推出了NCP3284 1MHz DC-DC转换器,具有30A能力,并提供多种保护功能,占位5mm x 6mm。以更高的频率工作可减小外部无源器件的尺寸,从而增加整体功率密度。 eFuse如NIS5020、NIS5820和NIS6150在数据中心应用中发挥重要作用。这些基于智能半导体的器件在电力系统中至关重要,需要在移除负载时保持电源接通。这样,就可以先更换出现故障的部件如风扇或磁盘驱动器等,并允许进行例行维护如升级磁盘驱动器,同时保持系统运行。 数据中心中电源相关技术最重大的变化也许是用现代宽禁带材料如氮化镓(GaN)或碳化硅(SiC)替代传统的硅基器件的趋势。基于这些材料的器件不仅能在更高的频率和更高的温度下运行,而且本质上能效更高,从而创建了数据中心所需的更小、更冷却、更可靠的高能效方案。 尽管SiC 基MOSFET的成本仍高于硅基MOSFET,但成本却下降了,电感和电容器的相关节省(其值低于硅设计)意味着SiC基电源方案的物料单(BoM)成本现在比硅设计更低。预计这将成为转折点,导致更快地采用WBG技术,从而进一步降低成本。

    时间:2019-11-20 关键词: 数据 智能电源 电源新品

  • Orange France选用安森美半导体Wi-Fi芯片組用于新的Livebox 5网关

    Orange France选用安森美半导体Wi-Fi芯片組用于新的Livebox 5网关

    安森美半导体旗下的Quantenna联接方案宣布欧洲领先的宽带服务供应商Orange France再次选择安森美半导体为其最新网关Livebox 5提供Wi-Fi芯片组。 新网关速度高达2 Gbps,让所有家庭成员都可以轻松便捷地共享联接,使用他们喜欢的联接设备和要求最高的应用程序。它的设计紧凑,由再生塑料制成,与上一代产品相比,其总碳足迹降低近30%。 利用安森美半导体Wi-Fi芯片组的卓越性能,Livebox 5旨在为客户提供卓越而完美的Wi-Fi体验,同时减少对环境的影响。 安森美半导体Quantenna联接方案营销副总裁Irvind Ghai说: 我们很荣幸与我们的长期伙伴Orange France合作开发最新一代产品。我们致力以快速无缝的家居Wi-Fi为用户带来更佳的体验,使他们一起保持联接及享受电影之夜、在线游戏、智能家居应用程序等等。 Orange France消费者多服务供应总监Laetitia Orsini Sharps说: 我们为推出新的Livebox 5感到自豪,它的精心设计可满足客户的需求,并强化了我们为地球带来正面影响的持续承诺。随着我们迈进新一代家庭网关,我们知道可仰赖安森美半导体的专知,为我们的用户提供一丝不苟的Wi-Fi性能。Livebox5于10月10日在法国面市。Orange 的光纤用户可以选择配套同样采用安森美半导体Wi-Fi芯片组的“D’ecodeurTV UHD”的电视服务。

    时间:2019-10-29 关键词: 电源新品 livebox 5网关 wi-fi芯片组

  • 放大器的稳定性,选对反馈电阻很重要

    放大器的稳定性,选对反馈电阻很重要

    信号需要增益时,放大器是首选组件。对于电压反馈型和全差分放大器,反馈和增益电阻之比RF/RG决定增益。一定比率设定后,下一步是选择RF或RG的值。RF的选择可能影响放大器的稳定性。 放大器的内部输入电容可在数据手册规格表中找到,其与RF交互以形成传递函数中的一个极点。如果RF极大,此极点将影响稳定性。如果极点发生的频率远高于交越频率,则不会影响稳定性。不过,如果通过f = 1/(2πRFCin,amp)确定的极点位置出现在交越频率附近,相位裕量将减小,可能导致不稳定。 图1的示例显示小信号闭环增益与 ADA4807-1电压反馈型放大器频率响应的实验室结果,采用同相增益为2的配置,反馈电阻为499 ?、1 k?和10 k?。数据手册建议RF值为499 。     图1.使用不同反馈电阻的实验室结果。VS = ±5 V, VOUT = 40 mV p-p,RLOAD = 1 k?,针对499 ?、1 k?和10 k?的RF值 小信号频率响应中的峰化程度表示不稳定性。RF从499 ?增加至1 k?可稍微增加峰化。这意味着RF为1 k?的放大器具有充足的相位裕量,且较稳定。RF为10 k?时则不同。高等级的峰化意味着不稳定性(振荡),因此不建议。     图2.使用ADA4807 SPICE模型的模拟结果。 VS = ±5 V,G = 2,RLOAD = 1 k?,针对499 ?、1 k?和10 k?的RF值。 在实验室中验证电路不是检验潜在不稳定性的强制步骤。图3显示使用SPICE模型的模拟结果,采用相同的RF值499 ?、1 k?和10 k?。结果与图1一致。图3显示了时域内的不稳定性。     图3.使用ADA4807 SPICE模型的脉冲响应模拟结果。 VS = ±5 V,G = 2,RLOAD = 1 k?,针对499 ?、1 k?和10 k?的RF值 通过在RF两端放置反馈电容给传递函数添加零点,可以去除图4所示的不稳定性。 图4.脉冲响应仿真结果, 使用3.3 pF反馈电容CF。     VS = ±5 V, G = 2, RF = 10 k? , RLOAD = 1 k?。 RF的选择存在权衡,即功耗、带宽和稳定性。如果功耗很重要,且数据手册建议反馈值无法使用,或需要更高的RF值,可选择与RF并联放置反馈电容。此选择产生较低的带宽。 为电压反馈型和全差分放大器选择RF时,需要考虑系统要求。如果速度不重要,反馈电容有助于稳定较大的RF值。如果速度很重要,建议使用数据手册中推荐的RF值。忽略RF与稳定性、带宽和功率的关系可能妨碍系统,甚至阻碍系统实现完整性能。

    时间:2019-09-03 关键词: 电阻 放大器 电源技术解析

  • 什么是 MOS 管的 GS 波形?

    什么是 MOS 管的 GS 波形?

    对于咱们电源工程师来讲,我们很多时候都在看波形,看输入波形,MOS开关波形,电流波形,输出二极管波形,芯片波形,MOS管的GS波形,我们拿开关GS波形为例来聊一下GS的波形。 我们测死MOS管GS波形时,有时会看到下图中的这种波形,在芯片输出端是非常好的方波输出,但一旦到了MOS管的G极就出问题了,有振荡,这个振荡小的时候还能勉强过关,但是有时候振荡特别大,看着都教人担心会不会重启。     我们一起来看看     IC出来的波形正常,到C1两端的波形就有振荡了,实际上这个振荡就是R1,L1和C1三个元器件的串联振荡引起的,R1为驱动电阻,是我们外加的,L1是PCB上走线的寄生电感,C1是mos管gs的寄生电容。 对于一个RLC串联谐振电路,其中L1和C1不消耗功率,电阻R1起到阻值振荡的作用阻尼作用。 实际上这个电阻的值就决定了C1两端会不会振荡。 1、当R1>2(L1/C1)^0.5时,S1,S2为不相等的实数根。过阻尼情况。 在这种情况下,基本不会发生振荡的。 2、当R1=2(L1/C1)^0.5时,S1,S2为两个相等的实数根。临界情况。 在这种情况下,有振荡也是比较微弱的。 3、当R1<2(L1/C1)^0.5时,S1,S2为共轭复数根。欠阻尼情况。 在这种情况下,电路一定会发生振荡。 所以对于上述的几个振荡需要消除的话,我们有几个选择. 1,增大电阻R1使R1≥2(L1/C1)^0.5,来消除振荡,对于增大R1会降低电源效率的,我们一般选择接近临界的阻值。 2,减小PCB走线寄生电感,这个就是说在布局布线中一定要注意的。 3、增大C1,对于这个我们往往都不太好改变,C1的增大会使开通时间大大加长,我们一般都不去改变他。 所以最主要的还是在布局布线的时候,特别注意走线的长度“整个驱动回路的长度”越短越好,另外可以适当加大R1。

    时间:2019-09-03 关键词: 电容 电阻 电源技术解析

  • 一份难得的MOS管封装分析报告

    一份难得的MOS管封装分析报告

    在完成MOS管芯片在制作之后,需要给MOS管芯片加上一个外壳,这就是MOS管封装。该封装外壳主要起着支撑、保护和冷却的作用,同时还可为芯片提供电气连接和隔离,从而将MOS管器件与其它元件构成完整的电路。 而不同的封装、不同的设计,MOS管的规格尺寸、各类电性参数等都会不一样,而它们在电路中所能起到的作用也会不一样;另外,封装还是电路设计中MOS管选择的重要参考。封装的重要性不言而喻。 MOS管封装分类 按照安装在PCB板上的方式来划分,MOS管封装主要有两大类:插入式(Through Hole)和表面贴装式(Surface Mount)。 插入式就是MOSFET的管脚穿过PCB板的安装孔并焊接在PCB板上。常见的插入式封装有:双列直插式封装(DIP)、晶体管外形封装(TO)、插针网格阵列封装(PGA)三种样式。     插入式封装 表面贴裝则是MOSFET的管脚及散热法兰焊接在PCB板表面的焊盘上。典型表面贴装式封装有:晶体管外形(D-PAK)、小外形晶体管(SOT)、小外形封装(SOP)、方形扁平式封装(QFP)、塑封有引线芯片载体(PLCC)等。     表面贴装式封装 随着技术的发展,目前主板、显卡等的PCB板采用直插式封装方式的越来越少,更多地选用了表面贴装式封装方式。 1、双列直插式封装(DIP) DIP封装有两排引脚,需要插入到具有DIP结构的芯片插座上,其派生方式为SDIP(Shrink DIP),即紧缩双入线封装,较DIP的针脚密度高6倍。 DIP封装结构形式有:多层陶瓷双列直插式DIP、单层陶瓷双列直插式DIP、引线框架式DIP(含玻璃陶瓷封接式、塑料包封结构式、陶瓷低熔玻璃封装式)等。DIP封装的特点是可以很方便地实现PCB板的穿孔焊接,和主板有很好的兼容性。 但由于其封装面积和厚度都比较大,而且引脚在插拔过程中很容易被损坏,可靠性较差;同时由于受工艺的影响,引脚一般都不超过100个,因此在电子产业高度集成化过程中,DIP封装逐渐退出了历史舞台。 2、晶体管外形封装(TO) 属于早期的封装规格,例如TO-3P、TO-247、TO-92、TO-92L、TO-220、TO-220F、TO-251等都是插入式封装设计。 TO-3P/247:是中高压、大电流MOS管常用的封装形式,产品具有耐压高、抗击穿能力强等特点。 TO-220/220F:TO-220F是全塑封装,装到散热器上时不必加绝缘垫;TO-220带金属片与中间脚相连,装散热器时要加绝缘垫。这两种封装样式的MOS管外观差不多,可以互换使用。 TO-251:该封装产品主要是为了降低成本和缩小产品体积,主要应用于中压大电流60A以下、高压7N以下环境中。 TO-92:该封装只有低压MOS管(电流10A以下、耐压值60V以下)和高压1N60/65在采用,目的是降低成本。 近年来,由于插入式封装工艺焊接成本高、散热性能也不如贴片式产品,使得表面贴装市场需求量不断增大,也使得TO封装发展到表面贴装式封装。TO-252(又称之为D-PAK)和TO-263(D2PAK)就是表面贴装封装。     TO封装产品外观 TO252/D-PAK是一种塑封贴片封装,常用于功率晶体管、稳压芯片的封装,是目前主流封装之一。 采用该封装方式的MOSFET有3个电极,栅极(G)、漏极(D)、源极(S)。 其中漏极(D)的引脚被剪断不用,而是使用背面的散热板作漏极(D),直接焊接在PCB上,一方面用于输出大电流,一方面通过PCB散热;所以PCB的D-PAK焊盘有三处,漏极(D)焊盘较大。其封装规范如下:     TO-252/D-PAK封装尺寸规格 TO-263是TO-220的一个变种,主要是为了提高生产效率和散热而设计,支持极高的电流和电压,在150A以下、30V以上的中压大电流MOS管中较为多见。 除了D2PAK(TO-263AB)之外,还包括TO263-2、TO263-3、TO263-5、TO263-7等样式,与TO-263为从属关系,主要是引出脚数量和距离不同。     TO-263/D2PAK封装尺寸规格 3、插针网格阵列封装(PGA) PGA(Pin Grid Array Package)芯片内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列,根据管脚数目的多少,可以围成2~5圈。安装时,将芯片插入专门的PGA插座即可,具有插拔方便且可靠性高的优势,能适应更高的频率。     PGA封装样式 其芯片基板多数为陶瓷材质,也有部分采用特制的塑料树脂来做基板,在工艺上,引脚中心距通常为2.54mm,引脚数从64到447不等。 这种封装的特点是,封装面积(体积)越小,能够承受的功耗(性能)就越低,反之则越高。这种封装形式芯片在早期比较多见,且多用于CPU等大功耗产品的封装,如英特尔的80486、Pentium均采用此封装样式;不大为MOS管厂家所采纳。 4、小外形晶体管封装(SOT) SOT(Small Out-Line Transistor)是贴片型小功率晶体管封装,主要有SOT23、SOT89、SOT143、SOT25(即SOT23-5)等,又衍生出SOT323、SOT363/SOT26(即SOT23-6)等类型,体积比TO封装小。     SOT封装类型 SOT23是常用的三极管封装形式,有3条翼形引脚,分别为集电极、发射极和基极,分别列于元件长边两侧,其中,发射极和基极在同一侧,常见于小功率晶体管、场效应管和带电阻网络的复合晶体管,强度好,但可焊性差,外形如下图(a)所示。 SOT89具有3条短引脚,分布在晶体管的一侧,另外一侧为金属散热片,与基极相连,以增加散热能力,常见于硅功率表面组装晶体管,适用于较高功率的场合,外形如下图(b)所示。     SOT143具有4条翼形短引脚,从两侧引出,引脚中宽度偏大的一端为集电极,这类封装常见于高频晶体管,外形如下图(c)所示。 SOT252属于大功率晶体管,3条引脚从一侧引出,中间一条引脚较短,为集电极,与另一端较大的引脚相连,该引脚为散热作用的铜片,外形如下图(d)所示。 常见SOT封装外形比较 主板上常用四端引脚的SOT-89 MOSFET。其规格尺寸如下: SOT-89 MOSFET尺寸规格(单位:mm) 5、小外形封装(SOP) SOP(Small Out-Line Package)是表面贴装型封装之一,也称之为SOL或DFP,引脚从封装两侧引出呈海鸥翼状(L字形)。材料有塑料和陶瓷两种。 SOP封装标准有SOP-8、SOP-16、SOP-20、SOP-28等,SOP后面的数字表示引脚数。MOSFET的SOP封装多数采用SOP-8规格,业界往往把“P”省略,简写为SO(Small Out-Line)。 SOP-8封装尺寸 SO-8为PHILIP公司率先开发,采用塑料封装,没有散热底板,散热不良,一般用于小功率MOSFET。 后逐渐派生出TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP)、TSSOP(薄的缩小型SOP)等标准规格;其中TSOP和TSSOP常用于MOSFET封装。 常用于MOS管的SOP派生规格[!--empirenews.page--] 6、方形扁平式封装(QFP) QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般在大规模或超大型集成电路中采用,其引脚数一般在100个以上。 用这种形式封装的芯片必须采用SMT表面安装技术将芯片与主板焊接起来。该封装方式具有四大特点: ①适用于SMD表面安装技术在PCB电路板上安装布线; ②适合高频使用; ③操作方便,可靠性高; ④芯片面积与封装面积之间的比值较小。 与PGA封装方式一样,该封装方式将芯片包裹在塑封体内,无法将芯片工作时产生的热量及时导出,制约了MOSFET性能的提升;而且塑封本身增加了器件尺寸,不符合半导体向轻、薄、短、小方向发展的要求;另外,此类封装方式是基于单颗芯片进行,存在生产效率低、封装成本高的问题。 因此,QFP更适于微处理器/门陈列等数字逻辑LSI电路采用,也适于VTR信号处理、音响信号处理等模拟LSI电路产品封装。 7、四边无引线扁平封装(QFN) QFN(Quad Flat Non-leaded package)封装四边配置有电极接点,由于无引线,贴装表现出面积比QFP小、高度比QFP低的特点;其中陶瓷QFN也称为LCC(Leadless Chip Carriers),采用玻璃环氧树脂印刷基板基材的低成本塑料QFN则称为塑料LCC、PCLC、P-LCC等。 是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。 QFN主要用于集成电路封装,MOSFET不会采用。不过因Intel提出整合驱动与MOSFET方案,而推出了采用QFN-56封装(“56”指芯片背面有56个连接Pin)的DrMOS。 需要说明的是,QFN封装与超薄小外形封装(TSSOP)具有相同的外引线配置,而其尺寸却比TSSOP的小62%。根据QFN建模数据,其热性能比TSSOP封装提高了55%,电性能(电感和电容)比TSSOP封装分别提高了60%和30%。最大的缺点则是返修难度高。 采用QFN-56封装的DrMOS 传统的分立式DC/DC降压开关电源无法满足对更高功耗密度的要求,也不能解决高开关频率下的寄生参数影响问题。 随着技术的革新与进步,把驱动器和MOSFET整合在一起,构建多芯片模块已经成为了现实,这种整合方式同时可以节省相当可观的空间从而提升功耗密度,通过对驱动器和MOS管的优化提高电能效率和优质DC电流,这就是整合驱动IC的DrMOS。 瑞萨第2代DrMOS 经过QFN-56无脚封装,让DrMOS热阻抗很低;借助内部引线键合以及铜夹带设计,可最大程度减少外部PCB布线,从而降低电感和电阻。 另外,采用的深沟道硅(trench silicon)MOSFET工艺,还能显著降低传导、开关和栅极电荷损耗;并能兼容多种控制器,可实现不同的工作模式,支持主动相变换模式APS(Auto Phase Switching)。 除了QFN封装外,双边扁平无引脚封装(DFN)也是一种新的电子封装工艺,在安森美的各种元器件中得到了广泛采用,与QFN相比,DFN少了两边的引出电极。 8、塑封有引线芯片载体(PLCC) PLCC(Plastic Quad Flat Package)外形呈正方形,尺寸比DIP封装小得多,有32个引脚,四周都有管脚,引脚从封装的四个侧面引出,呈丁字形,是塑料制品。 其引脚中心距1.27mm,引脚数从18到84不等,J形引脚不易变形,比QFP容易操作,但焊接后的外观检查较为困难。PLCC封装适合用SMT表面安装技术在PCB上安装布线,具有外形尺寸小、可靠性高的优点。 PLCC封装是比较常见,用于逻辑LSI、DLD(或程逻辑器件)等电路,主板BIOS常采用的这种封装形式,不过目前在MOS管中较少见。 PLCC封装样式 主流企业的封装与改进 由于CPU的低电压、大电流的发展趋势,对MOSFET提出输出电流大,导通电阻低,发热量低散热快,体积小的要求。MOSFET厂商除了改进芯片生产技术和工艺外,也不断改进封装技术,在与标准外形规格兼容的基础上,提出新的封装外形,并为自己研发的新封装注册商标名称。 1、瑞萨(RENESAS)WPAK、LFPAK和LFPAK-I封装 WPAK是瑞萨开发的一种高热辐射封装,通过仿D-PAK封装那样把芯片散热板焊接在主板上,通过主板散热,使小形封装的WPAK也可以达到D-PAK的输出电流。WPAK-D2封装了高/低2颗MOSFET,减小布线电感。 瑞萨WPAK封装尺寸 LFPAK和LFPAK-I是瑞萨开发的另外2种与SO-8兼容的小形封装。LFPAK类似D-PAK,但比D-PAK体积小。LFPAK-i是将散热板向上,通过散热片散热。 瑞萨LFPAK和LFPAK-I封装 2、威世(Vishay)Power-PAK和Polar-PAK封装 Power-PAK是威世公司注册的MOSFET封装名称。Power-PAK包括有Power-PAK1212-8、Power-PAK SO-8两种规格。 威世Power-PAK1212-8封装 威世Power-PAK SO-8封装 Polar PAK是双面散热的小形封装,也是威世核心封装技术之一。Polar PAK与普通的SO-8封装相同,其在封装的上、下两面均设计了散热点,封装内部不易蓄热,能够将工作电流的电流密度提高至SO-8的2倍。目前威世已向意法半导体公司提供Polar PAK技术授权。 威世Polar PAK封装 3、安森美(Onsemi)SO-8和WDFN8扁平引脚(Flat Lead)封装 安美森半导体开发了2种扁平引脚的MOSFET,其中SO-8兼容的扁平引脚被很多板卡采用。安森美新近推出的NVMx和NVTx功率MOSFET就采用了紧凑型DFN5(SO-8FL)和WDFN8封装,可最大限度地降低导通损耗,另外还具有低QG和电容,可将驱动器损耗降到最低的特性。 安森美SO-8扁平引脚封装 安森美WDFN8封装 4、恩智浦(NXP)LFPAK和QLPAK封装 恩智浦(原Philps)对SO-8封装技术改进为LFPAK和QLPAK。其中LFPAK被认为是世界上高度可靠的功率SO-8封装;而QLPAK具有体积小、散热效率更高的特点,与普通SO-8相比,QLPAK占用PCB板的面积为6*5mm,同时热阻为1.5k/W。 恩智浦LFPAK封装 恩智浦QLPAK封装 5、意法(ST)半导体PowerSO-8封装 意法半导体功率MOSFET芯片封装技术有SO-8、PowerSO-8、PowerFLAT、DirectFET、PolarPAK等,其中PowerSO-8正是SO-8的改进版,此外还有PowerSO-10、PowerSO-20、TO-220FP、H?PAK-2等封装。 意法半导体Power SO-8封装 6、飞兆(Fairchild)半导体Power 56封装 Power 56是Farichild的专用称呼,正式名称为DFN 5×6。其封装面积跟常用的TSOP-8不相上下,而薄型封装又节约元件净空高度,底部Thermal-Pad设计降低了热阻,因此很多功率器件厂商都部署了DFN 5×6。 Fairchild Power 56封装 7、国际整流器(IR)Direct FET封装 Direct FET能在SO-8或更小占位面积上,提供高效的上部散热,适用于计算机、笔记本电脑、电信和消费电子设备的AC-DC及DC-DC功率转换应用。与标准塑料分立封装相比,DirectFET的金属罐构造具有双面散热功能,因而可有效将高频DC-DC降压式转换器的电流处理能力增加一倍。 Direct FET封装属于反装型,漏极(D)的散热板朝上,并覆盖金属外壳,通过金属外壳散热。Direct FET封装极大地改善了散热,并且占用空间更小,散热良好。 国际整流器Direct FET封装 IR Direct FET封装系列部分产品规格 内部封装改进方向 除了外部封装,基于电子制造对MOS管的需求的变化,内部封装技术也在不断得到改进,这主要从三个方面进行:改进封装内部的互连技术、增加漏极散热板、改变散热的热传导方向。 1、封装内部的互连技术 TO、D-PAK、SOT、SOP等采用焊线式的内部互连封装技术,当CPU或GPU供电发展到低电压、大电流时代,焊线式的SO-8封装就受到了封装电阻、封装电感、PN结到PCB和外壳热阻等因素的限制。 SO-8内部封装结构 这四种限制对其电学和热学性能有着极大的影响。随着电流密度的提高,MOSFET厂商在采用SO-8尺寸规格时,同步对焊线互连形式进行了改进,用金属带、或金属夹板代替焊线,以降低封装电阻、电感和热阻。 标准型SO-8与无导线SO-8封装对比 国际整流器(IR)的改进技术称之为Copper Strap;威世(Vishay)称之为Power Connect技术;飞兆半导体则叫做Wireless Package。新技术采用铜带取代焊线后,热阻降低了10-20%,源极至封装的电阻降低了61%。 国际整流器的Copper Strap技术 威世的Power Connect技术 飞兆半导体的Wirless Package技术 2、增加漏极散热板 标准的SO-8封装采用塑料将芯片包围,低热阻的热传导通路只是芯片到PCB的引脚。而底部紧贴PCB的塑料外壳是热的不良导体,故而影响了漏极的散热。 技术改进就是要除去引线框下方的塑封化合物,方法是让引线框金属结构直接或加一层金属板与PCB接触,并焊接到PCB焊盘上,这样就提供了更多的散热接触面积,把热量从芯片上带走;同时也可以制成更薄的器件。 威世Power-PAK技术 威世的Power-PAK、法意半导体的Power SO-8、安美森半导体的SO-8 Flat Lead、瑞萨的WPAK/LFPAK、飞兆半导体的Power 56和Bottomless Package都采用了此散热技术。 3、改变散热的热传导方向 Power-PAK的封装虽然显著减小了芯片到PCB的热阻,但当电流需求继续增大时,PCB同时会出现热饱和现象。所以散热技术的进一步改进就是改变散热方向,让芯片的热量传导到散热器而不是PCB。 瑞萨LFPAK-i封装 瑞萨的LFPAK-I封装、国际整流器的Direct FET封装均是这种散热技术的典型代表。 总结 未来,随着电子制造业继续朝着超薄、小型化、低电压、大电流方向的发展,MOS管的外形及内部封装结构也会随之改变,以更好适应制造业的发展需求。另外,为降低电子制造商的选用门槛,MOS管向模块化、系统级封装方向发展的趋势也将越来越明显,产品将从性能、成本等多维度协调发展。 而封装作为MOS管选型的重要参考因素之一,不同的电子产品有不同的电性要求,不同的安装环境也需要匹配的尺寸规格来满足。实际选用中,应在大原则下,根据实际需求情况来做抉择。 有些电子系统受制于PCB的尺寸和内部的高度,如通信系统的模块电源由于高度的限制通常采用DFN5*6、DFN3*3的封装;在有些ACDC的电源中,使用超薄设计或由于外壳的限制,适于装配TO220封装的功率MOS管,此时引脚可直接插到根部,而不适于使用TO247封装的产品;也有些超薄设计需要将器件管脚折弯平放,这会加大MOS管选用的复杂度。 免责声明:内容整理自网络,版权归原作者所有,如涉及作品版权问题,请及时与我们联系,谢谢! 随着越来越多的电子设备被数字化和联网,标准逻辑IC的重要性递增。 东芝在通用逻辑IC方面拥有40多年的经验,不仅提供传统封装的标准逻辑IC,还能快速满足新的客户需求,为反馈广大用户东芝本次将提供样品免费赠送,原厂285种SKU,免费送到家。

    时间:2019-09-02 关键词: 电压 电流 电源技术解析

  • 如何测量绝缘电阻的阻值?

    如何测量绝缘电阻的阻值?

    电阻(R)对导体中的电流起阻碍作用,电阻以欧姆来衡量,用希腊字母Ω表示欧姆。根据电阻值的大小程度,可以在Ω前添加一个前缀形成一个复合单位来表示,例如千欧(kΩ)、兆欧(MΩ)或毫欧(mΩ)、微欧(μΩ)。根据欧姆定律,电阻限制着电路中的电流,电流用安培(A)来衡量。 ●导体与绝缘体 所有的材料对电流都存在一定的电阻。 ※导体 导体是指具有很小的电阻,使电子能够非常容易通过的材料。大多数金属都是良导体,铜(Cu)是最为常用的导体;银(Ag)是比铜还要好的导体,但是对于大多数的应用来说银太昂贵了;铝(Al)的传导性不如铜,但是成本较低,并且对类似于架空电力线这样的高压应用来说质量比较轻,正是由于这个原因,铝也常被用作为导体。导体可以是电线、电源线或电缆,可以是裸露的、绝缘的或被遮盖起来。 影响导线电阻的因素包括导线的横截面积、长度、材料和温度。横截面积越大,电阻越小;导线长度越长,电阻越大;温度越高,电阻越大。 ※绝缘体 绝缘体是指具有非常高电阻的材料,常见的绝缘材料包括橡胶、塑料、空气、玻璃和纸。当导体绝缘材料受潮湿的影响而退化和/或由于过热而被损伤时,其电阻就会下降。 所有的导体都必须防止可能接触到其它导体、金属零件和人员。导线的绝缘层能够保护导线免受损伤,并隔离导线内的电能,但是并不是电路的所有通电部分都有绝缘体的保护。 当电路的通电部分是裸露时,例如当导线连接到保险丝或断路器面板时,距离或者说是空气间隙,就作为了绝缘体。通电导线和零件之间的距离越大,电阻就越高;电压越高,建立防止不希望的电子流(例如致命的电弧)的电阻所需的空气间隙就越大。 ●绝缘电阻测量 在测量绝缘体完整性时,必须使用专门设计用于绝缘电阻测量的仪表。在开始进行绝缘电阻测试之前,首先要进行基本的电压、电流和电阻测量。被测设备的类型和绝缘电阻测试的目的决定了所需的测量项目。对绝缘材料进行的两种基本绝缘电阻测量是绝缘电阻测量和泄漏电流测量,最终产生一个绝缘电阻值。 绝缘体的真实状况是通过利用绝缘电阻测试仪进行绝缘电阻测量确定的。测量是在通电时承载电流的导线和系统中正常工作时无电流流通的其它部分之间进行的。无论电路、系统或电力负载的规模如何,导线都是用来提供适当的电压、电流和功率的;导线上的绝缘层用来防止电流流到设计路径之外。没有什么绝缘体可以完全防止电流通过绝缘体流入到地或其它导体,所有的绝缘体都会通过少量的泄漏电流。 一般来说,泄漏电流非常小,不会引起任何故障,可以忽略;除非泄漏电流达到了一定程度,开始引起电击、温度上升或设备损坏。绝缘体的电阻越高,流经绝缘体的泄漏电流就越小,在刚投入使用时,绝缘体的电阻是最高的。 基本上所有的绝缘体都会随时间退化,使得电阻降低。潮湿、极温、灰尘、污垢、油污、振动、污染和其它机械应力或损伤等因素都会引起绝缘体的退化。绝缘电阻的总值取决于系统中传导性泄漏电流和电容性泄漏电流的大小。 ※传导性泄漏电流     传导性泄漏电流是指流过导线绝缘层的量很小的正常电流。传导性泄漏电流从导线流入到导线,或者从火线流到地。传导性泄漏电流可以根据欧姆定律利用公式确定,或者利用兆欧表进行泄漏电流测量。传导性泄漏电流的增加会导致绝缘层的进一步退化,导线绝缘层的电阻就会降低。 保持绝缘层的清洁和干燥能够保证泄漏电流最小。 ※电容性泄漏电流 电容性泄漏电流是指由于电容效应而通过导线绝缘层的电流,当两根或多根导线排列在同一根线管中时就会产生这种效应。     电介质材料是指具有相对较低的电导率的材料,绝缘体往往被称为电介质材料。距离非常接近的两根导线就形成了一个小电容,导线之间的绝缘层就是电介质,导体就是金属片。 在直流电路中,由于电容性泄漏电流仅持续几秒钟即停止,所以承载直流电压的导线一般产生较小的电容性泄漏电流;交流电压会产生持续的电容性泄漏电流,但是可以在整个排列管线中将导线分开使其降至最小。 ※表面泄漏电流 表面泄漏电流是指从导线上被剥去绝缘层进行电气连接的区域流出的电流。在电路中,导线在不同点利用螺帽绝缘头、接头、平接线片、接线柱以及其它连接固定装置进行连接。被剥去绝缘层的连接点就为表面泄漏电流提供了低阻路径,再加上灰尘和水分,就会产生更大的表面泄漏电流。     表面泄漏电流会导致连接点热量增加,热量增加又会促使绝缘层的退化,从而使导线变得脆弱。使所有的连接都保持清洁和紧固会使表面泄漏电流最小化。在600V及以下的系统中,表面泄漏电流是最小的,在中压(1kV至35kV)应用中,表面泄漏电流即成为了重要的一个因素。

    时间:2019-09-02 关键词: 电阻 电源技术解析

  • 关于功率器件的保护措施

    关于功率器件的保护措施

    随着社会的不断进步,技术的不断发展,科技产品也日新月异,产品都需要功率器件,好的功率器件需要更好的设计者来设计,功率器件对电子产品是功不可没的。目前用于电子产品和自动化电子控制设备及功率半导体器件的保护方法有如下几种: 一、保险丝法 这是一种传统的保护方法。保险丝常串接在电路的电源输入端用以控制整个电路的总电流。其工作原理是靠电路出现故障后增大的故障电流流过保险丝时导致其发热升温自行熔化,以切断电源供给达到保护目的。保险丝法有实施简单、维护容易、成本低,保护时电源切断彻底等优点,所以被广泛应用在目前所有的电子电路和电子设备中。 不过,由于保险丝中流过的是电路的总电流,单只功率半导体器件中工作电流的变化不足以引起其有效反应;加之保险丝熔化速度慢,只能在功率半导体器件损坏后或电路恶性短路故障发生后故障电流成倍增加之后才会熔断,所以,只能起到防止故障进一步扩大的作用,对功率半导体器件起不到保护作用。 某功率器件 二、检测主电路电流法 该方法是在主电路电源输入端串联接入检测元件(检测电阻、互感器等),通过检测电路中总电流在检测元件上的电压降或电流大小获得相应电流或电压信号,经过电路放大处理,与保护电路的动作阈值比较,决定保护与否;保护通过??保险丝或关断电源等方法实现。 该保护方法由于采用了电子技术,和保险丝法相比其灵敏度和反映速度都得到了提高,不过这种方法依然检测的是电路的总电流,而故障功率半导体器件的工作电流只是总电流的几分之一甚至几十分之一,其变化不足以引起保护电路有效反应。所以该方法总是在故障电流形成之后才有响应,造成检测结果和保护动作的滞后,根本适应不了对功率半导体器件的保护要求。所以该保护方法和保险丝一样,只能在功率半导体器件已经损坏和恶性过流故障发生后起到防止故障进一步扩大的作用。对功率器件的保护仍无能为力。 三、检测功率器件工作电流法 这是目前比较常用的功率半导体器件保护方法,对功率半导体器件有一定的保护作用。该方法是在被保护的功率半导体器件工作电流通路中串入检测元件(电阻或电流互感器等),通过检测被保护器件的工作电流在检测元件上的电流或电压信号,再经电路处理获得故障信号,通过??保险丝或关断电源等方法进行保护。 检测功率器件工作电流法的工作原理和线路结构与检测主电路电流法相同,不同的是检测对象是被保护器件的工作电流,所以灵敏度比检测主电路电流法要高,效果也要好。如果该方法是采用电子器件关断电流通路来实施保护,就能在管子发生过流故障后起到一定保护作用。不过因该方案仍采用检测电流法,即总是在故障形成、被保护器件受到高电压、大电流的冲击后才能检测出故障信号然后进行保护,仍然造成信号获取滞后。如果被保护器件选用的功率余量小或电路故障严重,被保护器件仍然会立即损坏;若被保护器件功率余量大而且故障程度不严重时器件一般不会损坏;不过由于故障电流的冲击仍造成被保护器件的性能明显下降、寿命减短,给整机的性能和可靠性埋下隐患。所以该方法对恶性过流、负载短路等故障起初几次有一些保护效果,但性能仍不理想。实际使用证明,器件经过有限几次故障电流的冲击就失效了。 检测被保护器件工作电流法除检测和保护滞后外,还存在下列缺陷: 1、由于主电流通路中接有电阻或电流互感器等检测元件,降低了输出电压,使输出功率下降,电源利用率降低,这在采用低电压供电的电路中矛盾更突出。2、检测电阻发热量大、散热困难,易造成整机温度升高、工作稳定性下降。3、互感器体积大,使用不便;检测电阻阻值小,要求精度高,导致成本也高。当然,采用其它检测元件同样存在这个问题。4、保护电路复杂,制作困难;一般都是随机设计、通用性差等。 四、并联式检测功率器件电压法 顾名思义,这种方法就是保护电路与被保护功率器件并联连接,通过检测被保护器件工作时的电压来获得信号,根据电压情况判断电路是否出现故障,保护方法采用就地式保护方式,即通过强行切断被保护功率器件本身的控制信号,迫使其停止工作以实现对其的保护。(检测被保护器件的电压,直接对被保护器件实施保护) 由于该方法检测的是电压信号,可以在电路出现异常时即时发现故障,在故障电流还未形成时即进行保护,避免了故障电流对器件的冲击。根据对实际应用电路的测试和长期使用证明,保护动作时被保护功率器件的工作电流由正常值减小到零,不存在大电流冲击,对功率器件的性能寿命无任何影响。所以不怕恶性故障和永久性故障。是一种比较理想的保护方法。 该保护方法还有下列特点:1、保护电路并联接入,主工作回路中不串接任何元件,电源利用率高,无热源。2、检测对象是被保护功率器件的工作电压,所以保护电路的输入阻抗高、功耗小,检测精度高。3、检测的是被保护对象本身的工作状态,保护又直接施加在被保护对象上,因此针对性强,保护及时可靠。4、在电路正常时,保护电路只起监视功率半导体器件工作情况的作用,不参与更不影响功率半导体器件的工作,当实施保护时只关断故障涉及到的功率器件(当然,也可在关断被保护器件的同时切断单元电路或整个设备的电源供给),不影响设备其它部分的工作,这点对很多设备非常必要。 该保护电路的不足是:只对被保护器件的工作状态进行定性检测,所以,若用于电压控制型功率器件,只能对负载短路和严重过流故障有理想的保护效果。 五、并联式检测工作压降法 由于功率半导体器件本身导通电阻的存在,任何情况的过载过流都会引起其饱和压降或工作压降的增大,即不管半导体器件的工作状态如何,通过其任何大小的电流时器件本身都会有一个对应的工作电压降值;监视和监测功率半导体器件导通时的电压降,根据其电压降的大小即可判断过流过载的情况和程度。 该方法的工作原理和连接方法与并联式功率器件工作状态电压检测法相同,所以也具有并联式检测功率半导体器件工作状态电压法的所有优点;区别是该方法对被保护器件的工作电压进行定量检测,因而对工作状态的测量和故障的判断更准确。该方法可以对功率半导体器件的激励不足、过流过载、负载短路故障进行检测并实施保护,效果非常理想。 以上就是功率器件的一些相关知识,功率器件不断发展,这就需要我们的科研人员的不断努力,推动技术不断发展,让我们的电子产品更加高效。

    时间:2019-08-29 关键词: 半导体 电压 功率器件 电源技术解析

  • 电源设计中的电容应用

    电源设计中的电容应用

    电源往往是我们在电路设计过程中最容易忽略的环节。其实,作为一款优秀的设计,电源设计应当是很重要的,它很大程度影响了整个系统的性能和成本。 这里,只介绍一下电路板电源设计中的电容使用情况。这往往又是电源设计中最容易被忽略的地方。很多人搞ARM,搞DSP,搞FPGA,乍一看似乎搞的很高深,但未必有能力为自己的系统提供一套廉价可靠的电源方案。这也是我们国产电子产品功能丰富而性能差的一个主要原因,根源是研发风气吧,大多研发工程师毛燥、不踏实;而公司为求短期效益也只求功能丰富,只管今天杀鸡饱餐一顿,不管明天还有没有蛋吃,“路有饿死骨”也不值得可惜。 好了,言归正转,先跟大家介绍一下电容 大家对电容的概念大多还停留在理想的电容阶段,一般认为电容就是一个C。却不知道电容还有很多重要的参数,也不知道一个1uF的瓷片电容和一个1uF的铝电解电容有什么不同。 实际的电容可以等效成下面的电路形式:     C:电容容值。一般是指在1kHz,1V等效AC电压,直流偏压为0V情况下测到的,不过也可有很多电容测量的环境不同。但有一点需注意,电容值C本身是会随环境发生改变的。 ESL:电容等效串联电感。电容的管脚是存在电感的。在低频应用时感抗较小,所以可以不考虑。当频率较高时,就要考虑这个电感了。举个例子,一个0805封装的0.1uF贴片电容,每管脚电感1.2nH,那么ESL是2.4nH,可以算一下C和ESL的谐振频率为10MHz左右,当频率高于10MHz,则电容体现为电感特性。 ESR:电容等效串联电阻。无论哪种电容都会有一个等效串联电阻,当电容工作在谐振点频率时,电容的容抗和感抗大小相等,于是等效成一个电阻,这个电阻就是ESR。因电容结构不同而有很大差异。铝电解电容ESR一般由几百毫欧到几欧,瓷片电容一般为几十毫欧,钽电容介于铝电解电容和瓷片电容之间。 下面我们看一些X7R材质瓷片电容的频率特性:     当然,电容相关的参数还有很多,不过,设计中最重要的还是C和ESR。 下面简单介绍一下我们常用到的三种电容:铝电解电容,瓷片电容和钽电容。 1、铝电容是由铝箔刻槽氧化后再夹绝缘层卷制,然后再浸电解质液制成的,其原理是化学原理,电容充放电靠的是化学反应,电容对信号的响应速度受电解质中带电离子的移动速度限制,一般都应用在频率较低(1M以下)的滤波场合,ESR主要为铝萡电阻和电解液等效电阻的和,值比较大。铝电容的电解液会逐渐挥发而导致电容减小甚至失效,随温度升高挥发速度加快。温度每升高10度,电解电容的寿命会减半。如果电容在室温27度时能使用10000小时的话,57度的环境下只能使用1250小时。所以铝电解电容尽量不要太靠近热源。 2、瓷片电容存放电靠的是物理反应,因而具有很高的响应速度,可以应用到上G的场合。不过,瓷片电容因为介质不同,也呈现很大的差异。性能最好的是C0G材质的电容,温度系数小,不过材质介电常数小,所以容值不可能做太大。而性能最差的是Z5U/Y5V材质,这种材质介电常数大,所以容值能做到几十微法。但是这种材质受温度影响和直流偏压(直流电压会致使材质极化,使电容量减小)影响很严重。下面我们看一下C0G、X5R、Y5V三种材质电容受环境温度和直流工作电压的影响。   [!--empirenews.page--]   可以看到C0G的容值基本不随温度变化,X5R稳定性稍差些,而Y5V材质在60度时,容量变为标称值的50%。 可以看到50V耐压的Y5V瓷片电容在应用在30V时,容量只有标称值的30%。 陶瓷电容有一个很大的缺点,就是易碎。所以需要避免磕碰,尽量远离电路板易发生形变的地方。 3、钽电容无论是原理和结构都像一个电池。下面是钽电容的内部结构示意图:     钽电容拥有体积小、容量大、速度快、ESR低等优势,价格也比较高。决定钽电容容量和耐压的是原材料钽粉颗粒的大小。颗粒越细可以得到越大的电容,而如果想得到较大的耐压就需要较厚的Ta2O5,这就要求使用颗粒大些的钽粉。所以体积相同要想获得耐压高而又容量大的钽电容难度很大。钽电容需引起注意的另一个地方是:钽电容比较容易击穿而呈短路特性,抗浪涌能力差。很可能由于一个大的瞬间电流导致电容烧毁而形成短路。这在使用超大容量钽电容时需考虑(比如1000uF钽电容)。 从上面可以了解到不同的电容有不同的应用场合,并不是价格越高越好。 下面讲一下电源设计中电容的作用 在电源设计应用中,电容主要用于滤波(filter)和退耦/旁路(decoupling/bypass)。 滤波主要指滤除外来噪声,而退耦/旁路(一种,以旁路的形式达到退耦效果,以后用“退耦”代替)是减小局部电路对外的噪声干扰。很多人容易把两者搞混。下面我们看一个电路结构:     图中开关电源为A和B供电。电流经C1后再经过一段PCB走线(暂等效为一个电感,实际用电磁波理论分析这种等效是有误的,但为方便理解,仍采用这种等效方式。)分开两路分别供给A和B。开关电源出来的纹波比较大,于是我们使用C1对电源进行滤波,为A和B提供稳定的电压。C1需要尽可能的靠近电源放置。C2和C3均为旁路电容,起退耦作用。当A在某一瞬间需要一个很大的电流时,如果没有C2和C3,那么会因为线路电感的原因A端的电压会变低,而B端电压同样受A端电压影响而降低,于是局部电路A的电流变化引起了局部电路B的电源电压,从而对B电路的信号产生影响。同样,B的电流变化也会对A形成干扰。这就是“共路耦合干扰”。 增加了C2后,局部电路再需要一个瞬间的大电流的时候,电容C2可以为A暂时提供电流,即使共路部分电感存在,A端电压不会下降太多。对B的影响也会减小很多。于是通过电流旁路起到了退耦的作用。 一般滤波主要使用大容量电容,对速度要求不是很快,但对电容值要求较大。一般使用铝电解电容。浪涌电流较小的情况下,使用钽电容代替铝电解电容效果会更好一些。从上面的例子我们可以知道,作为退耦的电容,必需有很快的响应速度才能达到效果。如果图中的局部电路A是指一个芯片的话,那么退耦电容要用瓷片电容,而且电容尽可能靠近芯片的电源引脚。而如果“局部电路A”是指一个功能模块的话,可以使用瓷片电容,如果容量不够也可以使用钽电容或铝电解电容(前提是功能模块中各芯片都有了退耦电容—瓷片电容)。 滤波电容的容量往往都可以从开关电源芯片的数据手册里找到计算公式。如果滤波电路同时使用电解电容、钽电容和瓷片电容的话,把电解电容放的离开关电源最近,这样能保护钽电容。瓷片电容放在钽电容后面。这样可以获得最好的滤波效果。 退耦电容需要满足两个要求,一个是容量需求,另一个是ESR需求。也就是说一个0.1uF的电容退耦效果也许不如两个0.01uF电容效果好。而且,0.01uF电容在较高频段有更低的阻抗,在这些频段内如果一个0.01uF电容能达到容量需求,那么它将比0.1uF电容拥有更好的退耦效果。 很多管脚较多的高速芯片设计指导手册会给出电源设计对退耦电容的要求,比如一款500多脚的BGA封装要求3.3V电源至少有30个瓷片电容,还要有几个大电容,总容量要200uF以上。

    时间:2019-08-29 关键词: 电容 电阻 电源技术解析

  • CPU顶盖为啥不用散热更好的银?

    CPU顶盖为啥不用散热更好的银?

    DIY玩家都知道CPU的顶盖为铜材质的金属,而为了增加硬度和耐腐蚀性等,CPU制造商会在铜的表面镀一层镍,所以我们看到CPU顶盖不是铜的颜色,同时为了让提高CPU的焊接紧密度和芯片安全性,又要添加阻挡层和一层浸润贵金属,一般为钛、镍、钒和金,这就是一块CPU顶盖的所有材质了。 CPU为啥需要顶盖? CPU顶盖其实是我们俗称的叫法,它的全称为集成散热器,按字面意思也不难理解,它是帮助CPU芯片起到散热作用的,因为CPU芯片(裸片)的表面积很小而发热却不小,需要有效地把热量传导出去,所以顶盖的第一个作用是散热。     CPU构造(图源网络) 出了散热以外顶盖还有一个重要的作用,在我们安装CPU时,如果直接将裸片与散热器连接的话,会对其造成一定程度的物理伤害,进一步影响到CPU与主板的连接,顶盖能够为裸片起到保护作用、承载了散热器的压力,所以CPU顶盖的是很重要的。 顶盖为啥用铜不用银? 按实际测试结果来说银的导热确实要好于铜材质,并且电阻、损耗更低,但本质上银与铜的导热还是一个量级,无质的区别,并不能给CPU性能带来实质的提升。 第二个原因就是价格了,银的价格按照2019年行情来算大约是铜的100倍,制作相同体积的顶盖,银材质的用量是铜的1倍以上,再计算上价格的因素,整体下来银材质带来的散热受益远远小于耗材费,所以这是不用银的一个重要原因。 铜顶盖好在哪里? 除了价格方面的因素以外,银材质本身也是有一定的缺陷来证明他并不适合用于制作CPU顶盖,首先银很软,带过银首饰的小伙伴们都知道我们用手发力都可以改变银的外在形态,所以首先它并不能为CPU核心分担来自散热器的压力,起不到任何保护作用,进而影响导热性。还有要注意的一点就是银的氧化性,暴露在空气下很容易氧化成黑色,所以CPU顶盖一般不采用银材质来制作。

    时间:2019-08-29 关键词: 测试 电源技术解析

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
发布文章