-
从单芯片到芯片组：Chiplet如何让物联网设备实现“功能按需叠加”？
物联网设备的演进正面临双重挑战：一方面，智能家居、工业互联网、智慧城市等场景对设备功能的需求日益多样化，从简单的温湿度监测到复杂的AI视觉识别，功能跨度超过三个数量级;另一方面，单芯片集成方案在成本、功耗、开发周期上逐渐显露出局限性，一颗支持多模通信、边缘计算、安全加密的全功能芯片，其流片成本可能突破千万美元。Chiplet(芯粒)技术通过模块化设计理念，将单一芯片拆解为多个功能独立的芯粒，再通过先进封装技术实现灵活组合，为物联网设备的功能定制化提供了革命性解决方案。
-
Chiplet重构物联网终端：如何用“乐高式”芯片组破解低功耗与算力矛盾？
当智能家居设备在清晨自动调节室温，当工业传感器在千米矿井下实时传输数据，当可穿戴设备在运动中精准监测心率——物联网的浪潮正以“润物细无声”的方式渗透至人类生活的每个角落。然而，这场变革背后，一场关于芯片的“无声战争”早已打响：终端设备既需要强大的算力支撑AI推理、边缘计算，又必须将功耗压缩至毫瓦级以延长电池寿命;既需集成多种传感器、通信模块，又需控制成本以实现规模化部署。在这场“既要、又要、还要”的极限挑战中，Chiplet(芯粒)技术如同一把“魔法钥匙”，正以“乐高式”的模块化设计，为物联网终端开辟出一条兼顾低功耗与高算力的新路径。
-
开源指令集+Chiplet：RISC-V如何重塑AIoT芯片竞争格局？
传统芯片架构在功耗、成本与定制化需求面前逐渐力不从心，一场由开源指令集RISC-V与Chiplet技术驱动的芯片革命，正在重构AIoT产业的底层逻辑。这场变革不仅打破了x86与ARM的长期垄断，更通过“开源生态+模块化设计”的组合拳，为中国芯片产业开辟出一条从“跟跑”到“领跑”的突围路径。
-
后摩尔定律的“芯”出路：Chiplet能否成为中国芯片破局的关键？
当全球半导体产业在摩尔定律的物理极限前集体驻足，中国芯片产业正以Chiplet技术为支点，撬动一场从“追赶”到“超越”的产业革命。在先进制程受制于EUV封锁的背景下，Chiplet(芯粒)通过模块化设计与先进封装的创新组合，不仅为延续摩尔定律提供了中国方案，更在高端芯片领域撕开一道突破口。
-
大模型训练的“算力密码”，Chiplet如何通过异构集成实现GPU级性能与FPGA级灵活性？
在人工智能狂飙突进的2025年，万亿参数大模型训练对算力的渴求已突破物理极限。英伟达H100集群的功耗堪比小型数据中心，而单卡成本更让中小企业望而却步。当行业陷入“算力焦虑”时，Chiplet异构集成技术正以颠覆性姿态重构算力范式——通过将GPU的暴力计算与FPGA的灵活重构熔铸于方寸之间，为AI训练开辟出一条兼顾性能、成本与生态的新航道。
-
车规级Chiplet生态裂变：异构集成如何破解“芯片荒”与成本困局？
汽车智能化车规级芯片正面临前所未有的挑战。一方面，自动驾驶等级提升带来的算力需求呈指数级增长，L4级自动驾驶所需算力已突破500TOPS;另一方面，先进制程芯片开发成本飙升，5nm工艺研发费用超5亿美元，单颗芯片面积超过600mm²时良率骤降至50%以下。在这场“算力饥荒”与成本困局的双重夹击下，Chiplet(芯粒)技术凭借异构集成的创新范式，正在重塑汽车芯片产业生态。
-
从英伟达押注 Synopsys 到台积电 3DIC 联盟： 国产半导体如何迎接 AI+先进封装 Chiplet 时代？
近日，英伟达宣布入股新思科技，并开启多年深度合作，引发行业广泛关注。作为一家以算力和应用见长的芯片公司，为什么要亲自“下场”绑定一家 EDA 工具商？与之相呼应的是，台积电早已与楷登电子在先进制程与 3D 封装上形成紧密合作，把工艺规则直接嵌入设计工具之中。
-
AI 与 EDA 开启共生共荣，芯和半导体以“物理AI”重构系统级设计
随着后摩尔时代的到来，通过先进封装和Chiplet技术延续摩尔定律已成为行业共识。但这也带来了一个棘手的副作用：设计维度从二维平面拓展至三维空间，信号完整性与电源完整性的挑战呈指数级激增。传统的人工迭代模式面对这种海量数据已显得力不从心。 在这场向高维设计突围的战役中，芯和半导体（Xpeedic）展现出了独特的“AI直觉”。 依托其在Chiplet先进封装领域的龙头地位，芯和半导体并没有停留在传统算力的堆砌上，而是利用AI技术重构了系统级分析的底层逻辑，让复杂的异构集成设计变得可预测、可优化。
-
Chiplet互连的信号完整性优化：UCIe接口的S参数提取与眼图分析
随着Chiplet技术成为异构集成的主流方案，UCIe（Universal Chiplet Interconnect Express）接口的信号完整性成为制约系统性能的关键瓶颈。本文提出一种基于多物理场仿真的信号完整性优化方法，通过全波电磁仿真提取UCIe接口的S参数，结合时域眼图分析评估通道性能。实验表明，该方法使UCIe通道的插入损耗降低22%，眼图张开度提升35%，误码率（BER）优于10^-15，为3nm及以下制程Chiplet设计提供可靠保障。
-
Chiplet互连接口的底层协议，从UCIe标准到3D堆叠的信号完整性挑战
Chiplet技术通过模块化设计将复杂芯片拆分为多个独立小芯片，利用先进封装技术实现高密度互连，成为突破传统单片集成性能瓶颈的关键路径。其核心挑战在于构建标准化、低延迟、高带宽的互连接口协议，并解决3D堆叠封装带来的信号完整性难题。UCIe作为行业主导的开放标准，与3D堆叠封装技术共同推动Chiplet生态发展，但也面临多维度技术挑战。
-
人工智能时代的芯片新思维：Arm构筑AI新根基
AI时代，芯片设计就像一场高难度的平衡游戏：性能要强、能耗要低、安全要牢、开发要快。就像Kevork所说的，“计算的未来，尤其是AI的未来，取决于我们能否持续突破芯片技术的极限。”随着新工艺节点需要更紧密的合作，芯片设计与制造之间的传统界限正在逐渐消失。新的时代需要具备创造力、系统级思维，以及对能效的不懈追求。
-
Chiplet间高速链路信号完整性仿真：光电混合建模与S参数提取技术
随着芯片设计复杂度的提升，Chiplet（芯粒）技术凭借其高良率、低成本和异构集成优势成为行业焦点。然而，Chiplet间通过高密度互连（如硅中介层或再分布层RDL）实现的高速链路，面临信号完整性的严峻挑战。特别是在数据速率达到56Gbps甚至更高的场景下，串扰、反射和损耗等问题尤为突出。本文将探讨光电混合建模与S参数提取技术在Chiplet间高速链路信号完整性仿真中的应用。
-
芯粒技术厉害在哪？使用芯粒技术需要考虑什么？
为增进大家对芯粒技术的认识，本文将对芯粒技术的厉害之处以及使用芯粒技术需要考虑的两点因素予以介绍。
-
芯粒技术讲解：使用芯粒技术需要面对哪些挑战？
为增进大家对芯粒技术的认识，本文将对使用芯粒技术时需要面对的挑战予以介绍。
-
chiplet有哪些技术优势？chiplet仿真面临着哪些挑战？
为增进大家对chiplet的认识，本文将对chiplet、chiplet具备的技术优势以及chiplet仿真面临的挑战予以介绍。
-
何为chiplet？chiplet和CPO有什么区别？
为增进大家对chiplet的认识，本文将对chiplet以及chiplet和CPO的区别予以介绍。
-
chiplet技术有什么优点？chiplet和CoWoS之间有什么关系？
为增进大家对chiplet的认识，本文将对chiplet技术的优点以及chiplet和CoWoS的关系予以介绍。
-
从1965年沉睡到现在的狂热复兴，Chiplet在AI中迎来自己的黄金时代
自1965年首次提出以来，Chiplet技术一直没有引起广泛关注，直到最近几年随着技术发展和市场需求的变化，才迎来复兴的机遇。传统的单芯片设计在摩尔定律逐渐接近物理极限后，面临着日益严峻的挑战。特别是在人工智能等高性能计算应用中，单芯片设计已无法满足日益增长的计算需求，同时成本和功耗问题也日益严重。在这种背景下，Chiplet技术通过模块化设计的方式，突破了单片集成的瓶颈，提供了更具成本效益的解决方案。借助封装技术的突破和异构计算需求的增长，Chiplet在AI领域的广泛应用，标志着其进入了真正的“黄金时代”。
-
全球首发Chiplet 国产自驾芯片来了！北极雄芯启明935A成功点亮
12月25日消息，国产芯片企业北极雄芯宣布，“启明935A”系列芯片已经成功点亮，并完成各项功能性测试，达到车规级量产标准。
-
实现芯粒间高速互连互通，助力中国Chiplet产业发展
Chiplet技术不仅为国内半导体企业提供了突破传统单片设计的机会，也在芯片产业自主可控的过程中扮演了重要角色。互连IP，作为Chiplet架构的核心组件之一，正是实现不同模块之间高效通信的关键，为系统集成和功能扩展提供了强大支持。在这一过程中，奎芯科技作为国内半导体互连IP领域的先锋企业，积极推动Chiplet技术的发展和应用。
