-
Chiplet互连的信号完整性优化：UCIe接口的S参数提取与眼图分析
随着Chiplet技术成为异构集成的主流方案，UCIe（Universal Chiplet Interconnect Express）接口的信号完整性成为制约系统性能的关键瓶颈。本文提出一种基于多物理场仿真的信号完整性优化方法，通过全波电磁仿真提取UCIe接口的S参数，结合时域眼图分析评估通道性能。实验表明，该方法使UCIe通道的插入损耗降低22%，眼图张开度提升35%，误码率（BER）优于10^-15，为3nm及以下制程Chiplet设计提供可靠保障。
-
Chiplet互连接口的底层协议，从UCIe标准到3D堆叠的信号完整性挑战
Chiplet技术通过模块化设计将复杂芯片拆分为多个独立小芯片，利用先进封装技术实现高密度互连，成为突破传统单片集成性能瓶颈的关键路径。其核心挑战在于构建标准化、低延迟、高带宽的互连接口协议，并解决3D堆叠封装带来的信号完整性难题。UCIe作为行业主导的开放标准，与3D堆叠封装技术共同推动Chiplet生态发展，但也面临多维度技术挑战。
-
人工智能时代的芯片新思维：Arm构筑AI新根基
AI时代，芯片设计就像一场高难度的平衡游戏：性能要强、能耗要低、安全要牢、开发要快。就像Kevork所说的，“计算的未来，尤其是AI的未来，取决于我们能否持续突破芯片技术的极限。”随着新工艺节点需要更紧密的合作，芯片设计与制造之间的传统界限正在逐渐消失。新的时代需要具备创造力、系统级思维，以及对能效的不懈追求。
-
Chiplet间高速链路信号完整性仿真：光电混合建模与S参数提取技术
随着芯片设计复杂度的提升，Chiplet（芯粒）技术凭借其高良率、低成本和异构集成优势成为行业焦点。然而，Chiplet间通过高密度互连（如硅中介层或再分布层RDL）实现的高速链路，面临信号完整性的严峻挑战。特别是在数据速率达到56Gbps甚至更高的场景下，串扰、反射和损耗等问题尤为突出。本文将探讨光电混合建模与S参数提取技术在Chiplet间高速链路信号完整性仿真中的应用。
-
芯粒技术厉害在哪？使用芯粒技术需要考虑什么？
为增进大家对芯粒技术的认识，本文将对芯粒技术的厉害之处以及使用芯粒技术需要考虑的两点因素予以介绍。
-
芯粒技术讲解：使用芯粒技术需要面对哪些挑战？
为增进大家对芯粒技术的认识，本文将对使用芯粒技术时需要面对的挑战予以介绍。
-
chiplet有哪些技术优势？chiplet仿真面临着哪些挑战？
为增进大家对chiplet的认识，本文将对chiplet、chiplet具备的技术优势以及chiplet仿真面临的挑战予以介绍。
-
何为chiplet？chiplet和CPO有什么区别？
为增进大家对chiplet的认识，本文将对chiplet以及chiplet和CPO的区别予以介绍。
-
chiplet技术有什么优点？chiplet和CoWoS之间有什么关系？
为增进大家对chiplet的认识，本文将对chiplet技术的优点以及chiplet和CoWoS的关系予以介绍。
-
从1965年沉睡到现在的狂热复兴，Chiplet在AI中迎来自己的黄金时代
自1965年首次提出以来，Chiplet技术一直没有引起广泛关注，直到最近几年随着技术发展和市场需求的变化，才迎来复兴的机遇。传统的单芯片设计在摩尔定律逐渐接近物理极限后，面临着日益严峻的挑战。特别是在人工智能等高性能计算应用中，单芯片设计已无法满足日益增长的计算需求，同时成本和功耗问题也日益严重。在这种背景下，Chiplet技术通过模块化设计的方式，突破了单片集成的瓶颈，提供了更具成本效益的解决方案。借助封装技术的突破和异构计算需求的增长，Chiplet在AI领域的广泛应用，标志着其进入了真正的“黄金时代”。
-
全球首发Chiplet 国产自驾芯片来了！北极雄芯启明935A成功点亮
12月25日消息，国产芯片企业北极雄芯宣布，“启明935A”系列芯片已经成功点亮，并完成各项功能性测试，达到车规级量产标准。
-
实现芯粒间高速互连互通，助力中国Chiplet产业发展
Chiplet技术不仅为国内半导体企业提供了突破传统单片设计的机会，也在芯片产业自主可控的过程中扮演了重要角色。互连IP，作为Chiplet架构的核心组件之一，正是实现不同模块之间高效通信的关键，为系统集成和功能扩展提供了强大支持。在这一过程中，奎芯科技作为国内半导体互连IP领域的先锋企业，积极推动Chiplet技术的发展和应用。
-
大算力硬件“牛市”即将开启！戴伟民博士解读AIGC芯片的机遇与挑战
2024年7月6日下午，由上海开放处理器产业创新中心和芯原微电子（上海）股份有限公司主办的“RISC-V和生成式AI论坛”，在上海世博中心成功召开。芯原股份创始人、董事长兼总裁戴伟民博士发表了关于“AIGC芯片的机遇与挑战”的精彩演讲。这一演讲不仅深入分析了人工智能技术的历史发展和当前趋势，还预测了这些技术将如何在未来塑造半导体行业，特别是在AIGC领域的应用和发展。
-
从AGI 到互联技术元年，重塑算力世界秩序
ChatGPT 诞生一年后，以Sora为代表的 AGI 实现突破性进展，再度引爆了高性能计算市场。面对以天为单位飞速迭代的算力需求，以及单个处理器性能的增长困境（Scale up），促使企业转向扩展计算集群规模，踏上Scale out 之路。从此，行业所面临的核心挑战也从“单个芯片-集群”，“算力-互联”转变。伴随AGI的诞生，互联元年同步开启。
-
重磅！中科院造出256核大芯片
近日，中国科学院计算技术研究所的研究人员在国际电子期刊杂志上发表了一篇研究报告，基于光刻和芯粒逼近瓶颈的背景下，研究出了一种先进的 256 核大芯片！据悉，该芯片由 16 组小芯片（Chiplet）组成，每个小芯片拥有 16 个 RISC-V 内核，均支持可编程/重配置，共计 256 核心，被命名为 “浙江”。
-
打造算力时代的互联IP，加速Chiplet生态构建 ——专访奎芯科技副总裁唐睿
Chiplet是一种微型集成电路技术，它代表了半导体设计和制造的新趋势。在传统的单一SoC设计中，所有的功能都被集成到一块大型芯片上。相比之下，Chiplet设计采用了一种模块化方法，将不同的功能划分到多个小型芯片上，然后通过高速互联技术将这些芯片组合起来形成完整的系统。
-
迎战高端芯片设计挑战，合见工软提供了哪些“神器”？
近日，第11届EEVIA年度中国硬科技媒体论坛暨产业链研创趋势展望研讨会在深圳召开，上海合见工业软件集团产品工程副总裁孙晓阳在会上发布了主题为“把握芯片设计关键核心，助力国产EDA新格局”的演讲。
-
曝国产Chiplet小芯片工艺稳定量产
据报告，长电科技公司推出的XDFOI Chiplet高密度多维异构集成系列工艺已进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货。
-
Chiplet 渐成主流，半导体行业应如何携手迎挑战、促发展？
相比传统的系统级芯片(SoC)，Chiplet 能够提供许多卓越的优势，如更高的性能、更低的功耗和更大的设计灵活性。因此，半导体行业正在构建一个全面的 Chiplet 生态系统，以充分利用这些优势。随着异构集成(HI)的发展迎来了巨大挑战，行业各方携手合作发挥 Chiplet 的潜力变得更加重要。前段时间，多位行业专家齐聚在一场由 SEMI 举办的活动，深入探讨了如何助力 Chiplet 生态克服发展的挑战。
-
中国Chiplet的机遇与挑战及芯片接口IP市场展望
在探讨Chiplet(小芯片)之前，摩尔定律是绕不开的话题。戈登·摩尔先生在1965 年提出了摩尔定律：每年单位面积内的晶体管数量会增加一倍，性能也会提升一倍。这意味着，在相同价格的基础上，能获得的晶体管数量翻倍。不过，摩尔先生在十年后的1975年，把定律的周期修正为24个月。至此，摩尔定律已经影响半导体行业有半个世纪。
