-
高性能PCB的设计要求
高性能的PCB设计离不开先进的EDA工具软件的支撑。Cadence的PSD系列在高速PCB设计方面的强大功能，其前后仿真模块，确保信号质量，提升产品的一次成功率；其物理、电气规则的使用，可智能化的实现诸如差分布线、等长控
-
利用LTCC的DFM方法来实现一次设计成功
低温共烧陶瓷(LTCC)电路技术支持紧凑型多层设计并被广泛用于无线应用，特别是在RF模块和包内系统(SiP)设计中。相对于层压技术，它具有一系列优势，尽管其工艺与层压印刷电路板材料的处理工艺类似。其典型好处是较低的
-
PCB可制造性设计分析（DFM系统）
中心议题： 可制造性设计（DFM）流程 可制造性设计（DFM）工具 解决方案： 产品PCB制作 产品零部件组装 产品成品测试 “DFM”-一个由三个字母组成的缩写，其意义依据你在设计及制造流程链中所扮演的角色不同而不同
-
台积电采用TLM导向设计与验证、3D IC设计与完善整合DFM功能
益华计算机(Cadence)宣布，TLM (transaction-level modeling)导向设计与验证、3D IC设计实现以及整合DFM等先进CadenceR设计技术与流程，已经融入台积电设计参考流程11.0版中。 Cadence的技术有助于28奈米TLM到GD
-
Mentor Graphics和SMIC共商65nm的DFM设计
IC设计一直以来都遵循着相对固定的流程，芯片设计者完成设计后，就将方案交给了晶圆厂生产，自己并不会直接参与芯片的制造过程。随着工艺节点的进步，半导体制程和工艺复杂度增加，以前可以忽略不计的误差可能对电气
-
四大EDA高层为本土IC设计把脉施良方
Cadence、Synopsys(新思)和Mentor Graphics三大厂商占了全球EDA行业70%的市场份额。然而，三大厂商背后是上百家各有特色的EDA公司。其中不乏佼佼者，比如SpringSoft(思源)在波形显示、查错及某些全定制板图设计应用上
-
中芯国际采用Cadence DFM解决方案
Cadence 设计系统公司日前宣布，中芯国际集成电路制造有限公司（以下简称“中芯国际”）采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65
-
中芯国际在65/45nm制程中采用Cadence的DFM方案
中芯国际将采用Cadence Design Systems公司的“Litho Physical Analyzer”和“Litho Electrical Analyzer”作为65nm和45nm制程的设计工具。这两款工具可更好地模拟光刻工艺对器件制造的影响。SMIC is to adopt Caden
-
中芯国际采用 Cadence DFM解决方案
今天宣布，中芯国际集成电路制造有限公司采用了 Cadence(R) Litho Physical Analyzer 与 Cadence Litho Electrical Analyzer，从而能够更准确地预测压力和光刻差异对65和45纳米半导体设计性能的影响。Cadence Litho
-
中芯国际采用Cadence DFM解决方案用于65和45纳米IP/库开发和全芯片生产
style=" padding-left:8px; padding-right:8px; margin-top:5px; line-height: 24px; clear:both;">全球电子设计创新领先企业 Cadence 设计系统公司今天宣布，中芯国际集成电路制造有限公司（以下简称“中芯国际”）
-
MagmaTalus IC实现系统被纳入Reference Flow 10.0
芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布，Talus® IC实现系统已被纳入台积电(TSMC)Reference Flow 10.0。采用微捷码软件和最新台积电参考流程(Reference Flow)，设计师可使用“Fast
-
恩智浦采用Cadence新的Encounter数字实现系统
全球电子设计创新领先企业Cadence设计系统公司日前宣布 ，恩智浦半导体采用了新的Cadence Encounter数字实现系统（EDI System）及其无缝的可制造性（DFM）设计技术，来确保它先进的45纳米PNX85500数字电视处理器芯片
-
电子产品的可制造性分析技术研讨会将于近期召开
当今席卷全球的金融危机给电子制造企业带来了更大的挑战。提升产品的成品率，减少PCB设计的改版次数，降低产品制造成本，是电子企业提高竞争力的有效途径。为了帮助企业了解和掌握DFM技术，全球DFM技术领导者Valor公
