摘要:采用以FPGA作为核心处理器,实现了对多路DVI视频冗余信号的解码、编码、实时处理以及输出显示,并且信号通道增加冗余设计,因而加强了系统的稳定性和可靠性。电路设计简洁,具有较强的灵活性和扩展性。通过实
摘要:基于NI公司的智能FPGA板卡以及图形化编程软件LabVIEW设计并实现了一种通用数据采集系统。该系统与传统的数据采集系统相比结构简单、开发周期短、可靠性高、实时性好,并且对于不同应用场合,在FPGA逻辑单元足
可编程逻辑元件(FPGA)大厂赛灵思昨(29)日宣布,旗下首款20纳米FPGA系列产品,已在台积电(2330)投片量产,并由台积电独享代工大单。 据了解,除赛灵思在台积电的20纳米投片外,包括苹果新世代处理器、辉达(
摘要:随着控制技术以及步进电机(Stepper Motor)的发展,现代工业的许多领域对步进电机的需求也越来越大。但是传统的步进电机控制系统多以单片机等微处理器为基础,往往具有控制电路体积大、控制效率低、稳定性差等
摘要:为了实时检测常温下的湿度,以便负责人根据需要调整环境状态。采用测频计数法结合频差法设计了以FPGA芯片(EP2C8Q208C8N)为基础的可用于湿度测量的石英晶体谐振频率漂移检测电路。重点介绍在FPGA平台上通过测量
Altera公司今天发布JNEye链路分析工具,提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便的评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度
美高森美公司(Microsemi Corporation) 宣布为其主流SERDES-based SmartFusion®2 系统级芯片(SoC) FPGA和IGLOO®2 FPGA器件提供全新小尺寸解决方案。这两款FPGA器件采用非易失性Flash技术,可省去外部配置存
Altera公司1月24号宣布,开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无线射频前端、医疗成像
FPGA在先进工艺路上的狂飚猛进带来了如影随形的挑战:一方面,进入20nm和14nm阶段后,不光是FPGA复杂度提升,对其外围的电源管理等芯片也提出了“与时俱进”的要求。另一方面,随着SoC FPGA和3D IC技术的
21ic讯 Altera公司今天宣布,开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无线射频前端、医疗
SoC FPGA器件在一个器件中同时集成了处理器和FPGA体系结构。将两种技术合并起来具有很多优点,包括更高的集成度、更低的功耗、更小的电路板面积,以及处理器和FPGA之间带宽更大的通信等等。这一同类最佳的器件发挥了
21ic讯 Altera公司(Nasdaq: ALTR)今天宣布,开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无
高性能的便携式脑电信号的采集设备对临床医学和认知科学研究领域具有重要意义,设计了基于ADS1298和FPGA的高性能脑电信号采集系统。给出了脑电信号采集系统的总体设计,重点阐述了ADS1298的特点和工作原理,在此基础上讨论了系统的外围电路以及FPGA接口电路设计,最后给出内部信号处理控制模块设计。设计的脑电信号采集系统具有低功耗、高精度和小型化的特点,具有很好的应用前景。
为解决现场测试系统中微弱信号的高速实时采集处理和及时可靠存储的问题,本文提出了基于PCI总线的数据采集电路的设计方案,该方案将模拟信号通过高速A/D芯片有效采样,在FPGA的控制下将数据上传到PC机进行分析处理和保存, 从而实现微弱数据信号的高速采集和将采集到数据流的稳定传输和处理、显示。
摘要:通过分析电视测角仪的性能测试需求,结合视频图像图像处理技术,提出了以EP2C35为核心的视频检测系统设计方案,通过对CCD采集到的模拟环境的视频图像信号进行数字化处理,结合电视测角仪参数检测原理,对测角仪
摘要:同步技术是跳频系统的核心。本文针对FPGA的跳频系统,设计了一种基于独立信道法,同步字头法和精准时钟相结合的快速同步方法,同时设计了基于双图案的改进型独立信道法,同步算法协议,协议帧格式等。该设计使
本文首先对图像采集卡系统的组成、整体方案和可行性进行了论证,然后给出了图像采集卡的硬件设计。用VHDL和原理图结合的方法对FPGA进行编程,实现了图像采集系统的各个功能模块。接下来提出一种采用设计的FPGA卡实现带修改参数的灰度变换图像增强算法,给出算法的详细表达式及其实现的定点化子程序,并且给出了图像算法在FPGA中采用VHDL语言的具体实现。最后,对算法的有效性进行了测试,比较了采用该算法及不采用该算法2种情况下的图像增强效果。
摘要:运用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片设计一种基于CAN总线的运动控制器。介绍系统的体系结构、主要硬件设计和软件结构。利用FPGA高速处理能力实现控制算法,与外界通信采用STM32和CAN总线
摘要:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延
摘要:介绍了一种基于FPGA的多轴控制器,控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外围电路组成,用于同时控制多路电机的运动。利用Verilog HDL硬件描述语言在FPGA中实现了电机控制逻辑,主要包括脉冲控制