Microchip发布XpressConnect™ PCIe® 6.0 和 CXL® 3.1 重定时器 助力解决AI数据中心延迟和信号完整性难题

随着AI工作负载持续增长，数据中心架构设计正面临信号传输距离受限、时延攀升的双重制约，可能导致大型GPU集群中大量内存资源利用率偏低。随着互连速度不断提升，这些挑战愈发凸显。在64 GT/s传输速率下，信号完整性瓶颈限制系统扩展、加重服务器架构负担。为此，Microchip Technology Inc.(微芯科技公司)发布了XpressConnect™ PCIe® 6.0与CXL® 3.1重定时器，助力大规模AI计算网络实现内存扩展与资源池化。

这些重定时器突破传统PCIe第5代和第6代电气极限，有效延长信号传输距离，为复杂底板、转接卡、线缆互联提供更灵活的系统设计空间。它们可提供更高带宽的连接能力，同时满足现代AI架构所需的严格热管理和功耗预算。XpressConnect重定时器引脚到引脚延时小于12 ns，较PCIe 6.0标准低约80%。这种低延迟性能有助于减少高密度AI集群的数据阻塞，提升AI加速器和GPU利用率。

Microchip负责数据中心解决方案业务部的公司副总裁兼总经理Brian McCarson表示：“AI数据中心的瓶颈不再是算力，而是系统内高效传输数据的能力。随着PCIe 6.0将数据传输速率提升至 64 GT/s，信号传输距离和延迟已成为关键的设计挑战。我们的 XpressConnect重定时器旨在作为AI服务器的‘高性能神经中枢’，通过降低延迟并改善高密度GPU集群间的连接性，帮助客户构建更具可扩展性且能效更高的网络架构。这种系统级解决方案使数据中心架构师能够回收未充分利用的资源，在大规模部署中提升整体平台效率。”

XpressConnect重定时器进一步完善了Microchip的数据中心产品组合，可与公司3纳米Switchtec™ PCIe 6代交换机、Adaptec® SmartRAID控制器、主机总线适配器(HBA)以及Flashtec™ NVMe®控制器协同工作，助力构建经过预验证且互操作性良好的网络架构。XpressConnect PCIe 6代和CXL 3.1重定时器可在需要时与PCIe 3、4、5代平台集成，帮助加快产品上市。这些重定时器还可接入Microchip的ChipLink诊断生态系统，提供统一的图形用户界面，用于实时2D眼图捕获和四电平脉冲幅度调制(PAM4)遥测。这些功能有助于数据中心运营商更有效地监控链路健康状况并简化故障排除，降低总体拥有成本。

XpressConnect重定时器作为符合行业标准的即插即用解决方案，旨在帮助超大规模运营商降低对单一供应商的依赖风险。这些器件支持灵活的链路分支配置(1×16、2×8 和 4×4)，符合广泛采用的重定时器封装规范，同时提供企业级功能，例如热插拔支持和端到端数据完整性。请访问公司网站，进一步了解Microchip面向高性能计算、存储和连接的数据中心解决方案。

开发工具

Microchip的ChipLink诊断工具通过直观的图形用户界面(GUI) 提供全面的调试、诊断、配置和分析功能。ChipLink可通过带内PCIe或UART、TWI和EJTAG等带外信号进行连接，在设计和部署过程中实现灵活且高效的监控和故障排除。