多层板过孔Stub效应的仿真分析与设计规避方案

在≥6层PCB、尤其是高速差分对（PCIe、SATA、10G Ethernet）或射频链路中，过孔Stub（残桩）——即信号过孔未使用的那段垂直铜柱——是最大的高频谐振源之一。Stub会在信号带宽内形成并联谐振，造成插入损耗突增与眼图闭合。本文结合Polar Si9000/HyperLynx仿真说明影响机理，并给出工程可落地的规避手段。

一、Stub谐振频率与危害

一段末端开路传输线（Stub）等效为并联LC谐振腔，其首个谐振频率近似：

• Stub电长度 = λg/4 时 → 并联谐振（阻抗最大，信号被反射）

- 对FR4（εr≈4.3），λg ≈ λ₀/√εr，Stub物理长度 L ≈ λg/4 引发最强衰减

实例：PCIe Gen3 8Gbps（Nyquist 4GHz），对应波长空气中≈75mm，FR4中≈36mm，λg/4≈9mm。若残桩>9mm，会在4GHz附近引入>3dB损耗——实测眼高可降30%。

二、仿真设置（HyperLynx Linesim / Polar）

2.1 建立TDR/TDT模型

• 导入层叠（H1~H8、介质厚度、铜厚）

• 画差分对走线 + 过孔（Through Via + 未背钻残桩）

- 设置端口：Source 50Ω，Load 50Ω（或接收芯片C_load）

2.2 扫描Stub长度

对比 S参数（Sdd21）：

Stub长 4GHz插入损耗

0mm（背钻理想） -0.8 dB

5mm -1.5 dB

10mm -4.2 dB（近谐振）

15mm -6 dB+（严重凹陷）

TDR曲线在Stub末端出现阻抗凸起（开路反射），时域位置对应Stub电长度×2（往返）。

三、设计规避方案（按优先级）

方案①：背钻（Back Drilling / Controlled Depth Drilling）——首选

- 指定背钻深度 比最长Stub深0.1~0.2mm（但不能钻穿下层走线）

• 通常可把残桩控制在 ≤ 0.25mm（10mil），影响可忽略（谐振推至>20GHz）

• PCB制板说明中加：

BACKDRILL ALL VIAS ON NET "PCIE_TX_P/N" TO DEPTH 1.80MM FROM TOP LAYER

注意：背钻深度受叠层公差影响，需与板厂确认最小可控深度（通常±0.1mm）

方案②：盲/埋孔（Blind/Buried Via）

• 信号从第1层→第3层用盲孔，无残桩

• 代价：增加工序成本，不适合所有层对；多用于HDI（Any-layer VIPPO）

方案③：换层时选最短Via（减少Stub）

• 高速对尽量在表层或邻层走线；若必须换层，选最接近目标层的参考层过孔

• 例：L1→L3信号，用L1→L3盲孔或L2→L3过孔（若L2为GND参考且允许）

方案④：蛇形/绕线避让长Stub不可行

• 绕线不能消除Stub，仅改变线长——Stub影响与走线长度无关

四、Layout与制板文件标注要点

1. 差分对Via加背钻标识：

  - 在Fab Drawing注明：All high-speed differential vias (≥3Gbps) shall be backdrilled to remove stub beyond layer X.

2. 钻孔图分层：提供单独的Backdrill drill drawing（带深度标注）

3. 阻抗控制层确认：背钻不能穿透紧邻参考平面微带线所在层

五、常见失误速查

现象 原因 对策

眼图在Gen3关闭但Gen2 OK Stub谐振恰在4GHz 确认背钻深度；用TDR测残桩

背钻后仍有谐振 背钻深度不足或孔未对准（偏移>75um） 与板厂确认背钻对位容差；考虑盲孔

仿真OK板实测NG 仿真用理想εr，实际板εr偏差+残桩略长 按实测εr微调Stub评估，预留余量

低速SPI/I2C无影响 Stub谐振频率>>信号带宽 只对≥1Gbps链路需关注

六、结语

过孔Stub是高速PCB中隐蔽的“频率选择性衰减器”。通过Polar/Si9000类工具仿真确认残桩>λg/4对应信号带宽时必处理，工程上最经济有效的是规范背钻（Controlled Depth Drill）至残桩≤10mil，并在制板文件明确标注高速网络背钻要求。配合盲孔选项，即可将Stub效应压到可忽略范围。