MOS管布局为何炸管？寄生电感怎么压？

同一原理图换一版 PCB 就炸管，通常说明问题不在拓扑，而在寄生参数被版图放大了。MOS管周围的电感、电容和回流路径，会把理想开关变成带尖峰的能量弹簧。

功率回路面积是最先要压的寄生来源。半桥输入电容、上管、下管和回流路径组成高 di/dt 环路，电流每次换向都会在这圈电感上产生电压尖峰。回路越大，尖峰越高，开关节点振铃越明显；振铃不仅可能越过漏源耐压，还会通过寄生电容耦合到门极和控制地。MOS管布局若把输入去耦放远，或者让电流绕过细长铜皮和多个过孔，器件承受的就不再是原理图上的母线电压。

开关节点铜皮也要克制。面积太大，散热和电流能力变好，但对周围走线、散热器和外壳的寄生电容增加，dv/dt 电流会四处寻找回路；面积太小，又会增加铜损和热阻。更合理的做法是让高压摆动区域只覆盖必要的电流路径，并远离采样线、驱动输入和弱信号地。吸收网络若离开关管太远，吸收的是走线末端的波形，真正的尖峰已经先打在器件上。

公共源电感会把功率回流直接写进驱动回路。源极引线或铜皮同时承载大电流和门极参考时，电流变化产生的电压会抵消或增强驱动电压，造成开通变慢、关断误导通或振铃加重。Kelvin 源极的价值就在于给驱动器单独一条参考回路，让门极看到的是芯片源极附近的电位，而不是功率铜皮末端的电位。没有这条回路时，换更强驱动器往往只是把寄生电感激得更响。

去耦电容位置决定尖峰从哪里开始闭合。高频陶瓷电容必须贴近半桥电流环，正负端以最短路径接入开关电流；大电解或聚合物电容负责较低频能量，不能替代高频去耦。过孔并联可以降低电感，但若去回程不成对，电流仍会在层间绕圈。MOS管门极回路同样要小，门极电阻靠近门极，驱动去耦靠近驱动芯片，避免控制回流借用功率地。

验证布局问题要看近端波形。用低电感探头测漏源尖峰、门极栅源电压和输入电容两端电压，再用近场探头扫高频热点，通常能看到电流实际走了哪条路。若加 RC 吸收后尖峰下降但器件仍热，可能是开关损耗被拉高；若门极波形随功率电流变化明显，优先查公共源电感和 Kelvin 连接。布局整改应先缩小高 di/dt 环路，再处理屏蔽和滤波。

版图复核最好在布线前完成，而不是样机炸管后补救。先画出开通和关断两条瞬态电流环，再检查每个环路的去程、回程是否贴合；再看吸收网络是否跨在真正的尖峰源两端。若控制采样线必须靠近功率区，至少要让它有连续参考面并避开开关节点边缘。多层板还要检查过孔阵列是否成对布置，避免电流跨层后回程被迫绕远。样机联调时还可用近场探头扫一遍，找出哪条边最先发亮。

因此，炸管很多时候是寄生能量在版图里被放大后的结果。把功率回路、驱动回路和吸收回路各自闭合，器件才会按设计而不是按寄生参数工作。