当前位置:首页 > 测试测量 > 测试测量
[导读]在SerDes、HDMI、USB3.x、PCIe等高速链路验证中,眼图(Eye Diagram)是评估信号完整性的终极直观工具。它能一次性反映抖动、噪声、ISI(码间干扰)与幅度衰减。会"看"眼图比会跑测试更重要。本文说明示波器上产生眼图的标准操作步骤,并解读各参数的合格判据。



在SerDes、HDMI、USB3.x、PCIe等高速链路验证中,眼图(Eye Diagram)是评估信号完整性的终极直观工具。它能一次性反映抖动、噪声、ISI(码间干扰)与幅度衰减。会"看"眼图比会跑测试更重要。本文说明示波器上产生眼图的标准操作步骤,并解读各参数的合格判据。


一、测试连接与示波器设置


1.1 物理连接要点


• 使用高带宽差分探头(带宽≥0.75×信号速率对应频率,例PCIe Gen3 8Gbps→≥6GHz探头)


• 探头地线用弹簧接地(最短 possible),减少引线电感振铃


- 测试点尽量靠近接收端芯片引脚或连接器——最能反映到达器件的真实质量

• 确认参考时钟锁定(若CDR需参考,确保示波器或DUT提供恢复时钟)


1.2 示波器眼图采集设置



[Horizontal]

 Time/Div = UI (Unit Interval) × N   (N通常取2~3个UI宽)

 Sample Rate ≥ 2.5×信号最高谐波(或按示波器最高实时采样率)

 Memory Depth ≥ 1M pts(保证统计意义)


[Trigger]

 Trigger Source = CDR recovered clock 或 Pattern trigger(PRBS7/PRBS31)

 Trigger Type  = Edge / Pattern Lock


[Display]

 Persistence = Infinite 或 100ms~1s

 Enable Eye Mask (加载标准Mask,如 PCIe Gen3 Eye Mask)



执行 Measure → Eye Diagram,示波器以UI为横轴叠加波形。


二、眼图关键参数与判读标准


以最常见 1 UI 高度 × 时间张开度 为例:


参数 含义 合格参考(通用)


Eye Height (EH) 垂直张开度(Top Mean - Bottom Mean) ≥ 信号摆幅×60%(例800mVpp→EH≥120mV)


Eye Width (EW) 水平张开度(在50%幅度处测) ≥ 0.4 UI(PCIe要求≥0.4UI典型)


Jitter (Rj/Dj) 随机抖动 + 确定性抖动 Rj < 0.05UI, Total Jitter @ BER=1e-12 < 0.3UI(高速SerDes)


Crossing Percentage 交叉点位置(通常40%~60%) 对称交叉 ~50% ±10%


Mask Hit 是否触碰标准模板 0 hit 为Pass


实例(PCIe Gen3 8Gbps, UI=125ps)


• EH ≥ 120mV(Vendor Spec常定120~150mV min)


• EW ≥ 50ps(0.4UI)


• Mask = PCI-SIG defined polygon → 无触碰


三、常见异常眼图形态诊断


眼图形状 暗示问题 对策


眼图几乎闭合(水平窄) 大抖动 / CDR未锁定 / 参考时钟偏 查参考时钟PPM;确认PRBS Pattern匹配


垂直幅度小但水平开 可能衰减过大(链路损耗大)或TX预加重不足 开TX De-emphasis / 减PCB走线长


交叉点不对称(上移/下移) 占空比失真(DCD)或差分对P/N偏移 检查TX Duty Cycle;确认差分对等长


随机毛刺填眼(噪声) 电源噪声耦合 / 探头地线太长 换弹簧接地;查电源纹波


模板边缘偶有Hit 边际通过,高温/低压可能Fail 微调RX CTLE或TX Pre/Post Emphasis


四、操作规范 Checklist


✅ 用校准过的差分探头(近期做过探头补偿)  

✅ 探头衰减设对(10×),示波器通道匹配  

✅ 触发锁定(Pattern Lock指示灯绿)  

✅ 加载对应标准Eye Mask(PCIe / HDMI / USB3.0等)并确认Mask未Scale错  

✅ 采集足够样本(≥1M点或≥1e6 UI)使统计稳定  

✅ 记录 EH / EW / Jitter 数值 + 截图(含Mask叠加)


五、常见操作失误


失误 后果 修正


用单端探头测差分 眼高减半、共模噪声未抵消 改差分探头或数学 Ch1-Ch2


Time/Div设成连续波形而非UI整数倍 眼图模糊/斜 设 Horizontal = N × UI (N=2或3)


未加载Mask或Mask缩放错 看似Pass实则违例 加载官方 .eye / .mask 文件,不手动画


采样率低(<2×信号BW) 细节丢失,眼看似OK实际劣 开最高实时采样或等价随机采样


六、结语


高速信号眼图测试要做到三点:正确差分连接+CDR触发锁定、按UI设时基采集足量样本、对照标准模板读Eye Height/Width与Mask Hit数。会识别闭合趋势(抖动增大、幅度衰减)比单纯看Pass/Fail更有价值——它是你判断是否需要调整预加重、均衡或PCB走线的第一手证据。


本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

在GHz级串行链路(PCIe、USB3.x、HDMI)设计中,信号完整性(SI)仿真是避免眼图闭合、反射过大和EMI超标的必要手段。Mentor(Siemens)HyperLynx擅长PCB级快速布线与通道提取,Keys...

关键字: 高速信号 HyperLynx

高性能AI眼镜需要同时支持高分辨率、高刷新率的显示以及多模态数据的回传。在一体式架构下,设备要求重量轻、厚度薄,并具备良好的散热能力。相比之下,分体式架构将渲染、电池和散热组件外移,但同时也将DP/USB等高速差分信号推...

关键字: 硅谷数模 ANX7443 AI 眼镜 高速信号

在高速信号传输中,差分对因其抗干扰能力强、共模噪声抑制能力突出,被广泛应用于USB、HDMI、PCIe等高速接口设计。然而,工程师常陷入“等长即完美”的误区,过度追求差分对两线的绝对长度一致,却忽视了相位匹配与 intr...

关键字: intra-pair skew 高速信号

STM32高速信号处理SRAM作为关键存储组件,其信号完整性直接影响系统稳定性。然而,串扰(Crosstalk)作为高速电路中的“隐形杀手”,常导致SRAM读写错误、数据丢失甚至系统崩溃。本文将从串扰的物理机制出发,结合...

关键字: STM32 高速信号

在高速PCB设计中,信号完整性和电磁兼容性是决定产品性能的关键因素。本文结合实际工程经验,系统梳理高速信号走线与地平面分割的常见误区,提供可落地的解决方案,帮助工程师规避设计返工风险。

关键字: PCB布局 高速信号

在高速PCB设计中,蛇形线与阻抗匹配是确保信号完整性的两大核心技术。蛇形线通过精确控制走线长度实现时序匹配,而阻抗匹配则通过消除反射保障信号质量。本文将结合DDR4内存总线、USB3.0差分对等典型场景,解析这两项技术的...

关键字: PCB 高速信号

在高速数字电路设计中,信号完整性(SI)是决定系统稳定性的核心指标。当数据速率突破10Gbps,甚至迈向PAM4编码的56Gbps时代,传统“集总参数”模型失效,电磁波的波动特性主导传输行为。此时,眼图模板匹配与抖动分析...

关键字: 信号完整性 眼图 抖动分析

在高速电子系统设计中,示波器作为核心测量工具,其高速信号采集精度与动态范围直接决定了信号完整性分析的可靠性。本文将从硬件配置、校准方法及实测验证三个维度,系统阐述如何通过科学手段评估示波器的这两项关键性能指标。

关键字: 验证示波器 高速信号

在电子系统中,电源噪声引发的数据丢包是常见且棘手的故障,其成因复杂,而电容等效串联电阻(ESR)升高是核心诱因之一。电容作为电源系统的“噪声滤波器”和“能量缓冲器”,ESR一旦超出设计阈值,会大幅削弱其滤波能力,导致电源...

关键字: 电源噪声 滤波器 高速信号

高速ADC(模数转换器)在现代电子系统中扮演着至关重要的角色,尤其在高速信号采集和数字化方面。为了确保高速ADC的性能达到最优,电源设计及其测试测量方法显得尤为重要。

关键字: 高速ADC 模数转换器 高速信号
关闭