ADC高速采样：抖动与带宽要分开预算

高速转换失真时，只看采样率往往会得到错误结论。ADC能否保住有效位数，一方面受采样瞬间的不确定性限制，另一方面受驱动、变压器和滤波网络的幅相响应限制，两份预算不能互相替代。

孔径抖动把时间误差转换成电压误差。对正弦输入，边沿斜率随输入频率和幅度增加，同样一皮秒的采样时刻偏差，在更高频率处会产生更大的瞬时电压偏差。仅考虑抖动的理论信噪比可用负二十倍输入频率与总均方根抖动乘积的对数关系估算；关键变量是输入频率而非采样率，所以即使器件远未跑满速，采高频载波仍可能先丢有效位。

总抖动必须按不相关分量的均方根合成，包括振荡器相噪、分配芯片、时钟接收器以及转换器本身的孔径抖动。数据手册给出的相噪若只在有限偏移频带积分，不能直接与另一个采用不同积分范围的数值相加。过低频的相位漂移可能在短记录中表现为频偏，过高频分量又会被时钟链带宽衰减；预算前应明确观测时间、积分上下限和时钟输入摆幅。

提高时钟边沿转换速率通常能减少接收器阈值噪声折算成的时间抖动，但过大的摆幅会违反时钟脚额定范围，过强的谐波还可能经封装耦合到模拟输入。差分时钟的共模、占空比和终端同样影响接收器工作点。验证时可替换低相噪源，或改变输入频率而保持采样率不变；若信噪比按输入频率上升而规律下降，时序噪声的证据比“更换晶振后变好”更完整。

模拟前端带宽不足产生的是另一类误差。驱动器闭环带宽、隔直电容、巴伦漏感及抗混叠滤波器共同决定幅度平坦度和群延迟。幅度下降可以在系统标定中补偿一部分，频带内群延迟起伏却会让宽带调制信号的不同频率分量到达时间不同，最终表现为误差矢量幅度恶化。它不会因时钟更干净而消失。

把器件的模拟输入带宽等同于可用信号带宽也不可靠。数据手册中的负三分贝点只说明幅度降到某一水平，并不保证该处仍满足目标SFDR或相位线性。驱动器接近输出摆幅、共模或压摆率边界时，会先产生谐波和互调；无源变压器在频带两端的幅相不平衡也会把共模扰动转成差模误差。设计应从目标频带内的增益、群延迟和线性三项同时设限。

前端匹配网络还承担隔离采样回踢的任务。串联电阻偏小，驱动器承受更尖锐的瞬态电流；偏大则与输入电容形成低通，压窄高频幅度。并联电容能调整阻抗并滤除宽带噪声，却可能在封装电感参与后产生峰化。网络不能只在电路仿真中使用理想器件，应纳入封装、走线、巴伦和探测焊盘寄生，再用网络分析与双音测试校验。

区分两份预算的实用方法，是做正交扫描：固定输入频率更换时钟质量，观察噪声底；固定时钟更换输入频率和幅度，观察增益、谐波与群延迟。当改善时钟只降低宽带噪声而谐波不变，前端线性仍是瓶颈；当更换驱动器后幅度恢复但高频信噪比仍按斜率下降，则孔径抖动尚未解决。这样才能避免用昂贵时钟掩盖模拟网络问题。

所以，高频有效位数要由时间不确定性决定上限，宽带保真度要由前端幅相和线性决定下限。分别量测、分别留裕量，ADC高速链路才不会在单一指标合格后仍出现系统性失真。