ADC抗混叠不能只靠数字滤波

采样后的数字滤波可以删掉已知频带，却不能把已经折叠到目标带内的成分重新分开。ADC抗混叠设计必须同时回答两个问题：模拟滤波器是否在折叠前提供足够衰减，带外大信号是否在到达量化器前已让前端失真。

抗混叠指标应从允许的带内伪信号反推，而不是先选一个常见截止频率。任何位于采样频率整数倍附近的干扰，都可能围绕奈奎斯特边界折返到目标带。若系统要求伪信号低于噪声底，模拟滤波器在每个危险频段的衰减需覆盖干扰幅度与允许残量之差，还要加上元件容差、温漂和器件响应偏差。只写“二阶低通”并不能形成可验证指标。

过渡带宽度决定滤波器难度。信号上边缘紧贴半采样率时，可用的滚降区很窄，只能提高阶数或采用更陡的椭圆型响应；代价是元件敏感度、群延迟起伏和瞬态振铃上升。提高采样率能把第一折叠边界推远，使模拟滤波更缓，但会增加数据吞吐、接口功耗和后级计算量。工程取舍应在模拟阶数与采样冗余之间完成，而不是默认把压力全部交给一端。

元件偏差会移动极点和零点，尤其多级有源滤波器的运放增益带宽、输出驱动能力与RC容差共同作用。室温下阻带刚好达标的设计，在低温电容漂移或运放开环增益下降后可能留下衰减缺口。验证应注入靠近各折叠边界的扫频信号，并用最坏元件组合或蒙特卡洛结果决定裕量；只测通带幅频，无法证明阻带真正覆盖了危险频率。量产抽测还应盯住阻带峰值位置，避免平均曲线掩盖少数极端组合。

即使折叠能量最终会被数字滤波删掉，带外阻塞仍可能先把模拟链推入压缩。强射频、开关节点谐波或邻道载波进入驱动器后，会占用输出摆幅和压摆率，与目标信号产生互调。三阶互调产物一旦落进带内，就不再位于原阻塞频率，后级低通无法识别其来源。此时问题不是阻带少了几分贝，而是滤波位置放得太后。

转换器输入也存在满量程和共模边界。带外正弦与目标信号瞬时相加，即使两者各自都未超范围，峰值叠加仍可能触发钳位或比较器恢复；高频分量还会通过采样网络的非线性形成整流偏置。监测输出码是否削顶只能发现严重过载，轻度压缩可能只表现为噪声底抬升或特定互调线。前端预算因此要使用复合波形峰均比，而不是分别检查每个分量。

对大阻塞环境，前置无源滤波通常比在高增益驱动器之后再滤更有效，因为它先降低了进入非线性级的电压。无源器件会带来插入损耗和源阻抗变化，可能恶化噪声或采样建立；有源滤波能补增益，却受供电与线性限制。可以把温和的无源预选与较低阶有源滤波分工，前者守住过载，后者完成通带整形。

测试时应把小信号混叠和大信号阻塞分开。小信号扫频用于定位折叠路径和阻带衰减，大信号双音或阻塞测试用于观察压缩、互调和恢复时间。若减小阻塞幅度后带内杂散按非线性阶次快速下降，就不应继续把它当作普通混叠处理。只有两组测试都通过，数字滤波才是在清理剩余带宽，而不是替模拟前端掩盖失效。

因此，折叠前要给模拟滤波器足够过渡带，量化前还要阻止带外能量压缩驱动级。把线性边界纳入频谱预算，ADC的带内干净才不是数字滤波制造的表面现象。