电力电子场景下LDO的PSRR特性

LDO线性稳压器是给控制芯片、AD采样电路、高速比较器这类对电源噪声极其敏感的负载供电的核心器件。很多工程师在开发SiC高频电力电子系统、工业级逆变器控制板时，经常遇到一个非常棘手的问题：明明主功率级的开关噪声已经经过了前级DC-DC变换器的初步滤波，送到LDO的输入端之后，输出电源轨上依然残留着明显的高频开关噪声，导致AD采样结果出现随机漂移，高速比较器出现误触发。这个问题的核心根源，就藏在LDO的PSRR参数特性里。很多开发者在选型时只关注LDO的压差、输出电流这些基础参数，完全没有深入理解PSRR的实际物理意义，也不知道周边电路的设计会如何左右最终的噪声抑制效果，最终花了大量时间调试电源滤波，却始终达不到预期的噪声指标。结合工业级电力电子控制板的量产开发经验，系统探秘LDO的PSRR核心特性和周边电路的影响机制，是打造低噪声高可靠模拟电源轨的关键。

面向工程场景的LDO PSRR核心物理特性解析

PSRR的全称是电源纹波抑制比，很多教材里用抽象的数学定义来描述它，让工程师很难理解它的实际物理意义。在电力电子的工程语境下，PSRR的本质非常直白：它是LDO把输入端的交流纹波噪声，衰减到输出端的能力的量化指标。简单来说，当LDO的输入电源上叠加了一个特定频率的交流纹波信号时，LDO会把这个信号按照固定的比例进行衰减，最终只有很小一部分纹波会出现在输出端，这个衰减的倍数就是PSRR参数的直观体现。

我们可以用一个非常贴近电力电子场景的例子来直观理解它。假设我们给LDO的输入端注入一个幅度为100mV、频率为100kHz的开关纹波信号，如果最终在LDO的输出端测量到的同频率纹波幅度只有1mV，就说明在100kHz这个频率点上，LDO把输入纹波衰减了100倍，对应的PSRR就处于一个非常优秀的水平。这个特性是LDO区别于DC-DC开关变换器的核心优势之一，也是为什么所有对电源噪声敏感的模拟电路，几乎都会优先选择LDO来供电的核心原因。

但PSRR从来都不是一个固定不变的单一数值，它是一个随着频率动态变化的特性曲线。绝大多数工程师在看LDO的 datasheet 时，只会注意到首页上标注的某个典型频率下的PSRR数值，却忽略了完整的PSRR频率曲线。实际上，LDO的PSRR特性在不同的频段表现差异巨大：在几十赫兹到几千赫兹的低频段，LDO内部的误差放大器拥有极高的开环增益，可以非常高效地把输入纹波衰减掉，这个频段的PSRR数值通常可以做到非常高;当频率上升到几十千赫兹到几百千赫兹的中频段之后，LDO内部误差放大器的开环增益开始随着频率升高快速下降，PSRR特性也会随之开始逐步恶化;当频率进入几兆赫兹以上的高频段之后，LDO内部的调整管的栅极电容开始无法响应快速变化的纹波信号，控制环路完全失去对纹波的抑制能力，此时输入纹波几乎可以直接通过调整管的寄生电容耦合到输出端，PSRR特性会出现断崖式下跌，很多普通LDO在10MHz频率下的PSRR甚至会跌到接近0dB，完全失去纹波抑制能力。

很多新手工程师在开发高频SiC电力电子系统时，踩过的最常见的坑就在这里：他们选用了一款低频PSRR非常优秀的LDO，以为可以完美抑制SiC器件几十兆赫兹的高频开关噪声，结果实测之后发现输出电源轨上的高频纹波几乎和输入纹波幅度差不多，完全起不到滤波作用。这就是因为他们没有关注高频段的PSRR特性，选错了器件。在电力电子这类存在极高密度高频开关噪声的场景下，LDO的高频段PSRR特性，往往比低频段特性重要得多。

除此之外，LDO的实际工作状态也会对PSRR特性产生显著影响。当LDO的输入输出压差非常小，接近 dropout 压差时，内部的调整管会进入深度线性区，增益大幅下降，此时全频段的PSRR特性都会出现明显的恶化。同时当LDO的输出负载电流非常轻或者非常重时，PSRR特性也会出现不同程度的漂移，只有在厂家指定的最优负载电流区间内，LDO才能发挥出标称的最佳PSRR性能。这些细节特性，都需要工程师在选型阶段就提前纳入考量。

LDO周边核心电路对PSRR的影响机制

很多工程师误以为LDO的PSRR性能完全由芯片本身的设计决定，只要选对了芯片就可以得到预期的纹波抑制效果。但在实际的工程实践中，哪怕你选用了一款标称PSRR非常优秀的LDO，如果周边电路设计不合理，最终实测得到的PSRR性能可能还不如一款廉价的普通LDO。不同周边电路对PSRR的影响机制，是很多开发资料里很少提及的核心工程经验。

首先是输入电容对PSRR的影响，这是最容易被忽略的一个关键因素。很多工程师在设计LDO的输入侧时，只随便放一颗小容量陶瓷电容，就以为完成了输入滤波。但实际上，LDO的输入电容的高频阻抗特性，会直接和LDO自身的PSRR特性产生协同作用。如果输入电容的高频阻抗很高，LDO输入端的高频纹波的源阻抗就会非常大，此时哪怕LDO本身的高频PSRR再优秀，也无法有效抑制这些高频纹波。反过来，如果我们在LDO的输入端，靠近芯片引脚的位置，放置一颗低等效串联电阻的高频陶瓷电容，就可以把输入侧的高频纹波直接在进入LDO之前就近泄放掉，大幅降低LDO输入端的高频纹波幅度，相当于在LDO发挥自身PSRR作用之前，就先完成了一次预滤波，最终整体的高频纹波抑制效果，会比单独依靠LDO自身的PSRR好数倍。很多工程师在实测中发现，仅仅是优化了输入电容的布局和选型，LDO输出的高频纹波就下降了一半以上，就是这个机制在发挥作用。

其次是输出电容对PSRR的影响，这是决定中高频段PSRR性能的核心因素。LDO的输出电容的容值、介质类型、等效串联电阻，几乎直接决定了1MHz以上频段的PSRR表现。当频率高到LDO内部的控制环路已经完全失去纹波抑制能力之后，输出电容就成为了抑制高频纹波的唯一主力。低等效串联电阻的多层陶瓷输出电容，可以在高频段提供一个极低的阻抗，把LDO调整管传递过来的高频纹波直接泄放到地，相当于在LDO的输出侧额外增加了一级高频滤波，大幅提升整体的高频PSRR性能。如果输出电容选型不当，使用了高频特性很差的铝电解电容，那么在高频段，输出电容的阻抗会变得非常高，完全起不到泄放纹波的作用，LDO的高频PSRR特性就会彻底崩溃。同时输出电容的等效串联电阻的数值也需要精准控制，过大或者过小都会影响LDO控制环路的稳定性，反过来进一步影响中频段的PSRR表现。

第三个关键影响因素是LDO的噪声旁路引脚电路。很多高性能的低压差LDO，都会专门引出一个噪声旁路引脚，这个引脚通过一颗纳法级的小电容连接到地，用来给LDO内部的参考电压源的高频噪声提供一个泄放路径。很多工程师在设计时，为了省掉这一颗小电容，直接把这个引脚悬空，结果LDO内部参考源的高频噪声直接叠加到输出电压上，不仅输出的固有噪声大幅上升，中频段的PSRR特性也会出现明显的恶化。只要在这个引脚上靠近引脚的位置，放置一颗低寄生电感的陶瓷电容，就可以把内部参考源的高频噪声直接滤除掉，让中频段的PSRR性能提升十分贝以上，这是一个成本极低但收益极高的优化手段。

除此之外，LDO的使能引脚的外围电路、调整管的基底偏置电路的滤波设计，也会从不同路径影响最终的PSRR表现。如果使能引脚的滤波电容缺失，前级电路上的纹波信号就会通过使能引脚的寄生电容直接耦合到LDO的内部电路，绕过主通路的PSRR抑制机制，直接出现在输出端，形成一个无法通过常规手段消除的高频噪声尖峰。

面向电力电子场景的高PSRR电源轨优化实践

在工业电力电子控制板的实际开发中，我们可以通过一套系统化的优化流程，充分发挥LDO的PSRR潜力，打造出可以在强开关噪声环境下稳定工作的低噪声电源轨。

首先要完成分频段的LDO选型匹配。针对电力电子系统中最常见的几类敏感负载，做针对性的器件选型：给AD采样基准供电的LDO，重点关注100Hz到100kHz中低频段的PSRR特性，保证采样基准的低频纹波足够低，避免出现采样精度漂移;给高速比较器和高速数字芯片供电的LDO，重点关注1MHz到几十MHz高频段的PSRR特性，专门选用内置高频软启动、调整管寄生电容优化过的高频高PSRR型LDO，保证SiC器件的高速开关尖峰不会穿透LDO进入负载电源轨。

然后执行输入输出电容的组合优化设计。在LDO的输入侧，采用“大容量电解电容+中容量薄膜电容+小容量高频陶瓷电容”的组合方案，分别覆盖低频、中频、高频的纹波泄放需求，保证全频段内输入侧的纹波源阻抗都维持在极低的水平;在输出侧，优先选用X7R或者X5R介质的低ESR陶瓷电容，搭配一颗小容量的高频陶瓷电容，进一步把输出侧的高频阻抗降到最低，让输出电容和LDO自身的PSRR特性形成互补，实现全频段的纹波抑制。同时要严格控制电容的布局，所有高频电容都必须尽可能靠近LDO的引脚，把焊盘和过孔的寄生电感降到最低，避免布局引入的寄生参数破坏电容的高频滤波效果。

最后要完成实测验证和针对性的补全优化。在硬件制作完成之后，使用频谱分析仪配合近场探头，在LDO的输入端注入扫频纹波信号，直接测量不同频率下的实际输出纹波幅度，绘制出实际硬件的真实PSRR曲线。如果发现某个特定频段的PSRR实测值明显低于器件datasheet的标称值，就针对性地排查这个频段对应的影响因素：如果是低频段PSRR不达标，就优化LDO的误差放大器的补偿电容;如果是高频段PSRR不达标，就增加输出侧的高频陶瓷电容，直到全频段的PSRR特性都满足设计要求。

在强开关噪声的电力电子场景下，LDO的PSRR性能从来都不是芯片单独决定的，它是芯片特性、周边元件选型、PCB布局共同作用的结果。深入理解PSRR的物理本质，掌握周边电路的影响机制，才能打造出真正高可靠的低噪声电源轨，为整个电力电子系统的稳定运行提供坚实的基础。