内置高侧电流检测 vs 外部采样电阻：LED恒流驱动器反馈架构的选型权衡

在LED恒流驱动电路设计中，电流采样电阻的放置位置是一个看似简单却影响深远的决策。高端检流将采样电阻串接在LED负载正端与输入电源之间，低端检流则将其置于负载负端与地之间。两者在系统接地处理、故障检测能力、芯片成本和PCB布局上形成了系统的工程差异。理解这一差异背后的物理逻辑，是将LED驱动从"能工作"推向"稳定量产"的关键一步。

高端检流架构中，采样电阻串联在输入正端与LED负载正端之间，芯片的CS引脚直接采集VIN与CSN之间的差分电压。以OC5031B为例，其内部高压差分放大器需要耐受最高66V的输入共模电压，在数百毫伏的差模信号中提取电流信息，精度要求极高。滞环控制逻辑设定采样电阻压差上限为240mV、下限为160mV，由此将平均电流锁定在200mV/RCS，恒流精度控制在±3%以内。

低端检流架构则完全不同。采样电阻直接接在LED负载负端与系统地之间，芯片的CS引脚仅需处理数百毫伏的对地电压，共模电压大幅降低。OC5221N的平均电流控制架构将CS引脚电压与200mV基准比较后产生驱动信号，系统无需高压电平移位电路，内部结构更简洁。

两者的优劣势是架构差异的直接产物。高端检流的核心价值在于**接地独立性**：采样电阻与系统地物理隔离，负载的负极可通过续流管直接接地，不会因地线阻抗上的压降引入测量误差。同时，高端检流能即时检测负载对地短路——当负载正端短接至地时，采样电阻两端压差瞬间跳至输入电压，远超240mV阈值，系统立即执行保护动作。

低端检流的优势在于**简化的信号处理**。由于采样电阻直接对地，芯片CS引脚无需耐高压输入，可用标准CMOS工艺实现，芯片尺寸和成本相应降低。但其固有缺陷同样不可忽视：采样电阻串入地线回路后，负载电流在地线上产生的压降会导致系统各模块的接地点之间存在电位差——当系统中有多个电路模块共用同一地平面时，这种"地弹"效应将直接污染测量信号，在高精度调光场景中尤其明显。

电流采样电阻的热设计是两种架构均需面对的工程约束。当LED驱动电流达350mA、采样电阻取值0.1Ω时，电阻功耗约12mW，对1W LED而言损耗占比甚微;但当电流升至3A以上，采样电阻损耗将显著影响系统效率。在实际设计中，采样电阻选取过大会加剧功耗损失，选取过小则使CS引脚检测的差分电压过低，易受噪声干扰，两者之间存在量化边界。

高端检流的精度受限于芯片内部高压差分放大器的失调电压和共模抑制比。典型应用中，若检测电压阈值为200mV，输入失调电压需控制在5mV以内才能保证±3%的恒流精度——这意味着每颗芯片出厂需经修调，直接反映在芯片成本上。低端检流因不存在共模电压问题，芯片内部可用标准低失调放大器，精度控制成本更低。

故障检测能力则是高端检流的独特优势。在低端检流架构中，当LED负载正端对地短路时，采样电阻被旁路，系统无法感知过流，可能造成功率管损坏。高端检流架构在同样故障条件下仍能通过采样电阻感知异常电流，及时触发保护。

选型决策的关键在于评估系统对地线精度的敏感度。在高精度PWM调光或多路LED并联驱动的场景中，高端检流是规避地线干扰的工程选择，可避免因地平面压降引入的通道间电流偏差。在成本敏感型应用中，低端检流是更具性价比的方案，但需在设计时保证系统地回路的低阻抗——单点接地是基本原则，大电流路径需独立走线。

如果系统集成度允许，还可以采用外部高侧检流方案：通过专用的高侧电流检测运放与标准低端检流驱动器组合，在保留低端检流驱动器低芯片成本的同时获得高端检流的故障检测能力。该方案以增加BOM器件数量为代价，换取更灵活的反馈路径设计。