硅光调制器带宽不够，这笔账算到谁头上

把行波电极从 4 毫米拉到 8 毫米，驱动摆幅从 8 伏降到 4 伏，3 分贝带宽从 40 吉赫掉到 10 吉赫。电压和带宽不是一比一兑换：长度加倍，电压减半，带宽只剩四分之一。1.6T 光模块要的 67 吉赫，只在 4 毫米以下才拿得到。

一句话答案 半波电压与长度成反比，微波损耗随长度累积使带宽按长度平方反比下降；8 毫米电极把 40 吉赫压到 10 吉赫，112 GBd 要的带宽拿不到。

电压和带宽不是一比一

行波电极（traveling-wave electrode）是指把调制电极做成传输线、让光波与微波同向传播的结构。它的第一个指标是半波电压乘长度，这个乘积由波导的掺杂剖面决定，与电极多长无关。

乘积固定这件事来自重叠积分。光场与电场在波导截面上的重叠度决定了单位长度的相位效率，电极加长只是把这份效率累积得更多，单位长度的效率动不了。

硅的乘积偏大，原因在调制机制。载流子耗尽改变的是折射率实部，改变量只有 10 的负 4 次方量级，要靠长度累积才够半个波长；铌酸锂靠泡克尔斯效应，单位长度的效率高一个量级。

硅的耗尽型调制器，半波电压乘长度大约 1.6 伏厘米。电极做到 4 毫米，半波电压 4 伏；做到 8 毫米，半波电压 2 伏。长度翻一倍，电压正好减半。

如果带宽也按这个比例走，加长电极就是免费的午餐。实际不是，因为微波在电极上传播时会衰减，而光波不会。

四毫米以上是损耗说了算

结论是：电极超过 4 毫米后，带宽由微波损耗与群速失配决定，不再由电阻电容时间常数决定。

微波沿电极传播时按指数衰减，频率越高衰减越快。40 吉赫下铝电极的损耗约 0.75 分贝每毫米，4 毫米累积 3 分贝，正好是带宽的定义点。

电极材料能省一点。铝的微波损耗 0.75 分贝每毫米，换铜能降到 0.6，但铜在 CMOS 线里要加阻挡层，工艺成本涨两成，收益只有 7 吉赫带宽。

长度加倍，达到 3 分贝所需的频率要往下走。损耗按频率的平方根涨，反解出来 3 分贝带宽与长度的平方成反比。这就是 8 毫米只剩 10 吉赫的来历。

群速失配是第二个因素。硅的光学折射率 3.48，微波有效折射率 3.7 左右，两者差 0.2。8 毫米电极上，光与微波的到达时间差 5.3 皮秒，按 112 GBd 的 8.9 皮秒单位间隔算，累积 0.6 个符号。

慢波电极能修一部分。把电极做成周期加载结构，微波的有效折射率从 3.7 抬到 3.48，失配归零，代价是损耗增加 0.2 分贝每毫米，4 毫米上多付 1 分贝。

图 1　行波电极中光波与微波同向传播，群速失配使相位沿长度累积错开（自行绘制，为原理示意，非原文原图复制）

67 吉赫要的电极有多长

112 GBd 的 PAM4 通道，按 0.6 倍波特率估，需要 67 吉赫带宽。反解平方关系，电极长度 3.1 毫米。

PAM4 对带宽的要求比 NRZ 更硬。四个电平把信噪比压低 9.5 分贝，接收端要靠前馈均衡补回来，而均衡的补偿量随频率滚升，带宽不够时补偿量会发散。

3.1 毫米对应的半波电压 5.2 伏，差分驱动要 10.4 伏摆幅。而 200G 通道的驱动器通常挂在 3.3 伏电源上，摆幅给到 2.5 伏已经很吃力。

这就是硅光在 200G 每通道上的死结：要带宽就得短，短了电压就高，电压高了驱动器做不出来。长度、电压、带宽三个数被两个乘积锁住。

驱动器的功耗跟着摆幅的平方走。摆幅从 2.5 伏提到 5 伏，功耗涨四倍，而每比特能耗的行业目标是不超过 5 皮焦，这一项就吃掉了大半预算。

通道数会把成本摊薄。8 通道模块里，3 毫米方案的 6.0 元与 4 毫米方案的 4.2 元差 1.8 元，占模块售价不到 1%，真正卡人的是良率与散热，不是这 1.8 元。

图 2　电极长度对半波电压与 3 分贝带宽的影响，虚线为 112 GBd 所需的 67 吉赫（自行绘制，按本文测算数据重绘）

按 1.6T 走一遍选型

按以下约束走一遍选型。1.6T 光模块，8 个 200G 通道，每通道 112 GBd PAM4，需要 67 吉赫带宽，驱动器摆幅上限 3.3 伏，芯片长度不超过 6 毫米，版图面积不超过 4 平方毫米。

候选三个：4 毫米行波电极；6 毫米行波电极；3 毫米分段 push-pull 电极。

逐项对比：带宽 40、17.8、68 吉赫；半波电压 4.0、2.67、2.45 伏；版图面积 1.0、1.3、1.9 平方毫米；试产良率 92%、94%、78%。

选定 3 毫米分段 push-pull。它是唯一同时满足带宽与摆幅的方案，良率虽然低一档，但 1.6T 的通道数够多，可以靠分档筛选。

6 毫米那一档的摆幅 5.3 伏还在升压电路的范围内，但带宽只有 17.8 吉赫，连 112 GBd 的三成都不到，先被排除。

代价有两条：分段结构每段要独立偏置，版图从两级驱动变成八级，面积涨九成；良率 78% 意味着每片晶圆要多摊 28% 的成本，量产前要把偏置校准从人工改成片上自校准。

晶圆成本也要摊。3 毫米分段结构的版图面积是 4 毫米行波的 1.9 倍，12 寸片上每片少出 30% 的 die，单颗成本从 4.2 元涨到 6.0 元。

表注：半波电压按 1.6 伏厘米除电极长度折算；3 分贝带宽以 4 毫米 40 吉赫为锚点，按损耗主导的平方反比外推；裕量为带宽除 67 吉赫；判定列按 112 GBd、0.6 倍波特率的需求计。

偏置点漂移是第二笔账

硅的折射率随温度漂移，调制器的工作点会从正交点滑走。滑到一半，同样的驱动电压只产生一半的相位差，等效于半波电压翻倍。

按公开参数测算。按 0.0001 每开的折射率温度系数、1 毫米长相位区估，温升 10 开会带来约 0.6 弧度的相位漂移，正交点需要重新锁定。

漂移还会改消光比。偏离正交点 0.3 弧度，消光比从 6 分贝掉到 4.2 分贝，链路预算再少 1.8 分贝，这比带宽不足更难在系统侧补救。

片上加热器每毫瓦能把局部温度抬 0.4 开，锁一次要 3 毫瓦。这条账在长电极上更贵，因为相位区更长、热容更大，锁定时间从微秒级拉到毫秒级。

通道切换时会出现一段误码。8 通道模块轮流切换，每个通道锁定 1 毫秒，整帧的可用时间被切掉 0.8%，链路预算要为此多留 0.3 分贝。

锁定电路的功耗要算进总账。3 毫瓦乘 8 通道是 24 毫瓦，相对模块的 15 瓦只有 0.16%，但这 24 毫瓦集中在相位区，局部热点比平均温度高 3 开。

温度控制能把这项压下去。加 TEC 把芯片稳在 45 度，漂移从 0.6 弧度降到 0.1，锁定时间回到微秒级，代价是每通道多 15 毫瓦。

分段电极改的是斜率

把带宽不够归因于电阻电容时间常数，在 4 毫米以上会导错优化方向。按时间常数模型，缩短电极是唯一解；按损耗模型，缩短电极只换来电压的等比例上升。

截至 2026 年 11 月，公开报道的硅光分段 push-pull 调制器在 C 波段做到 68 吉赫，驱动摆幅 2.45 伏。分段的作用不是把电极做短，是把损耗累积从指数改成每段独立补偿，长度依赖从平方降到线性。

可证伪的判据是：同一工艺下把电极从 6 毫米缩到 4 毫米，若带宽涨不到 1.5 倍，说明已经进入速度失配主导区，此时该动的是波导的群速设计，不是电极长度。

这一步不用流片就能做。矢量网络分析仪测电极的 S21，两天出曲线，比做一版样片快三个月。

与薄膜铌酸锂的对比也说明问题。铌酸锂的乘积能做到 0.1 伏厘米，同样 67 吉赫只要 1.5 毫米，但它与 CMOS 后道不兼容，硅光的优势在集成密度，不在单项指标。

一句话 硅光调制器的电压和带宽不是同一根旋钮，加长电极省下的是电压，付出去的是带宽的平方。

文献依据：开放获取文献的独立解读

文献标题：High-Bandwidth Silicon Strip Waveguide-Based Electro-Optical Modulator in Series Push-Pull Configuration

作者：Ahmed Shariful Alam、Sherif Nasif、J. Stewart Aitchison

期刊卷期：Photonics，2025 年，第 12 卷第 5 期，文章号 484

DOI：10.3390/photonics12050484

第二来源：Photonics，2024 年，第 11 卷第 6 期，文章号 498，DOI 10.3390/photonics11060498

配图说明：图 1 为自行绘制的行波电极与群速失配示意；图 2 为自行绘制，按本文测算数据重绘，非原文原图复制

改动声明：基于开放获取文献的独立解读，标题、结构、行文、表格、案例与配图为原创

来源：21ic电子网