2028年实现1nm芯片，现在摩尔定律已死?

摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，其核心内容为：集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍。摩尔定律是内行人摩尔的经验之谈，汉译名为“定律”，但并非自然科学定律，它一定程度揭示了信息技术进步的速度。

被称为计算机第一定律的摩尔定律是指IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。摩尔定律是由英特尔(lntel)名誉董事长戈登·摩尔( Gordon moore)经过长期观察总结的经验 [2] 。

1965年，戈登·摩尔准备一个关于计算机存储器发展趋势的报告。他整理了一份观察资料。在他开始绘制数据时，发现了一个惊人的趋势。每个新的芯片大体上包含其前任两倍的容量，每个芯片产生的时间都是在前一个芯片产生后的18~24个月内，如果这个趋势继续，计算能力相对于时间周期将呈指数式的上升。 Moore的观察资料，就是现在所谓的Moore定律，所阐述的趋势一直延续至今，且仍不同寻常地准确。人们还发现这不仅适用于对存储器芯片的描述，也精确地说明了处理机能力和磁盘驱动器存储容量的发展。该定律成为许多工业对于性能预测的基础 [2] 。

1965年，戈登·摩尔发表了一篇名为“将更多组件塞进集成电路”的短文章。从很少的数据点进行推算，摩尔发现随着科技进步，特定大小的集成电路内可以制造并安装的晶体管每年都翻一倍，这个频率他后来修改为每两年，也有人定为18个月。由于晶体管的数量是计算能力的粗略替代，这意味着计算能力每两年增加一倍。

20年间这样的增长将经历10次，设备的数量将以210为基础增长，这个数值在1000左右。40年的时间内，这个数值将是100万或更多。现在被称为“摩尔定律”的这种指数型增长已经持续了超过50年，所以现在的集成电路中晶体管数量是1965年的几百万倍或者更多。摩尔定律的图表，尤其是在处理器芯片方面，展示了从20世纪70年代早期英特尔8008 CPU中的几千到现在的平价消费笔记本电脑处理器中的十亿或更多的增长。表现电路系统规模的数字是指集成电路中独立功能的大小，例如，一根电线或者晶体管活跃区域的宽度。这个数字在很多年中都稳定地缩小着。我在1980年设计的第一款集成电路使用了3.5微米的功能组件。

现在的大多数集成电路使用的功能组件，最小尺寸为14纳米，也就是一米的140亿分之一，而下一步是10纳米。“毫”是一千分之一或者10-3，“微”指一百万分之一或者10-6，“纳”是十亿分之一或者10-9。纳米缩写为nm。相比之下，一张纸的厚度或者人的头发粗细约100微米，也就是1毫米的十分之一那么厚。集成电路的设计和制造非常复杂，而且竞争激烈。

制造步骤也很贵，一个新工厂的成本轻易可达几十亿美元。无法在技术和资金方面跟上会成为公司的严重竞争劣势，没有这种资源的国家必须依赖其他国家的技术，这也是很严重的战略问题。需要注意的是，摩尔定律不是自然定律，而是半导体产业用作目标的指导方针。从某种意义上来说这个定律会有失效的一天。在过去就有人不断预测它的局限性，尽管人们一直在寻找解决方法。当今我们可以制造出只由一些原子构成的电路，但这些电路太小了以至于难以控制。CPU的速度也不再每隔几年就翻一倍，一部分是因为更快的芯片会产生太多的热量，而RAM的容量仍然在增长着。与此同时，处理器可以通过在芯片上放置多个CPU的方式来增加晶体管，而且经常有多处理器的芯片。今天的一台个人计算机和1981年最早出现的IBM PC之间的对比结果是惊人的。

按照摩尔定律，每18个月芯片的晶圆管密度就会提升1倍，从而性能翻倍。

过去的这几十年间，芯片制程其实差不多是按照摩尔定律走的，直到进入7nm后，基本上就无法按照这个定律走了，比如5nm、3nm的演进就慢了很多，所以很多人称现在摩尔定律已死。

不过近日，IMEC(比利时微电子中心)还是展示了一张最新的芯片制造发展路线图，一路看到了2036年的0.2nm工艺，表示接下来芯片制造还是会按照摩尔定律走下去。

如下图所示的这个演进路径，2022年实现N3也就是3nm，2024年到2nm，2026年到A14也就是1.4nm，2028年到1nm，并且还会演进，到2036年是直接达到0.2nm。

同时在晶圆管技术上，也有技术演进，目前是FinFET，而到2nm时会换成GAAFET，再到0.5nm时，会换成CFET技术。

不过，大家看看我在上图标的绿色框，这里指的是MP金属栅极距，这是真正代表晶体管密度，也就是工艺指标的参数。

它在1nm之前还是在不断变小的，直到1nm工艺时，为16nm，但接下来不管工艺怎么先进，其参数一直处于16-12nm间了。

意思就是晶体管密度其实不再怎么变化了，不管你是1nm，还是0.5nm，或者0.2nm，这个MP金属栅极距基本不变了。

事实上，之前已经有科学家表示，当芯片工艺在1nm之后，量子隧穿效应有可能会让半导体失效，估计这也是为什么1nm后，这个MP金属栅极距不变了，因为不可能再变小了。

这也代表着接下来工艺究竟是多少nm，它与晶体管密度没有太多关系了，更多的还是数字游戏了，晶圆厂商们愿意说多少nm，就是多少nm，与MP金属栅极距不再有对应关系。

事实上，在进入10nm之后，大家就吐槽台积电、三星的所谓nm工艺制程与MP金属栅极距已经不再有对应关系，更多的是数字营销游戏，只有英特尔或是清白的，但到了1nm后，那就大家都要玩数字游戏了，那这样的摩尔定律究竟还有没有意义?