3nm、2nm甚至未来1nm先进工艺制程在推进的过程中，面临的最大挑战是什么？

尽管绝大部分半导体市场都被成熟制程占据，多数应用领域并不需要用到更先进的2nm制程，但各企业还是竞相追逐，甚至近日传出日美两大半导体大国要联合研发2nm芯片的消息。“2nm现象”，值得深思。

先进制程市占率上升

不难看出，尽管如今半导体市场被成熟制程占据，但先进制程举足轻重。

随着摩尔定律的不断发展，在先进制程的发展之路上，荆棘重重。也因此，随着技术研发难度越来越高，不少厂商开始选择放弃先进制程的竞争，彻底投身于成熟制程的研发。例如，晶圆代工厂格芯曾在2020年公开表示放弃7nm以下的竞争。

然而，随着人们对新兴技术追求脚步的不断加速，近年来市场对于先进制程的热度只增不减，市占率不断飙升。

IC Insights数据显示，在2019年，10nm以下先进制程的市占率仅为4.4%，到2024年其比例将增长到30%，而10nm～20nm制程的市占率将从38.8%下降到26.2%，20nm～40nm制程的市占率将从13.4%下降到6.7%。

台积电2021年营收显示，其主要的营收在于先进制程而并非成熟制程，台积电7nm及以下制程的营收，在2021年全年达到了50%。此外，台积电在其法说会上表示其资本支出中的80%将用于3nm、5nm及7nm等先进制程的研发。作为如今业内唯二能制造出先进制程的晶圆代工厂商之一，其营收情况以及资本支出可以表明，市场对于先进制程的热度只增不减。

此外，除了手机、电脑等传统意义上先进制程的典型应用领域外，一些曾经以成熟制程为主的应用领域，如今也不难看到先进制程的身影。例如，已有部分企业在规划更先进制程工艺的车规级芯片，如芯擎科技、恩智浦、高通、英伟达等，陆续发布7nm、5nm制程芯片。

硅芯片的最后一战?

2nm或许是如今硅芯片领域的最后一战，也是关键一战。而这一战，随着台积电、三星奋力寻求ASML高数值孔径极紫外光刻机，也开始逐渐打响。

此前，新思科技的研究专家Victor Moroz表示，硅晶体管的能力有限，它很有可能只能安全微缩到2nm。此外，由于石墨烯等新材料仍处于起步阶段，短时间内难以在半导体领域替代硅材料。也因此，将2nm芯片制程视为硅芯片的最后一战，几乎成为了业内共识。

因此，全球所有的芯片大国和行业霸主，都在暗自较劲，要在2nm上“背水一战”。

6月17日台积电举行的技术论坛上，这家晶圆代工龙头首次披露，到2024年，台积电将拥有ASML最先进的高数值孔径极紫外光刻机，用于生产纳米片晶体管(GAAFET)架构的2nm芯片，预计在2025年量产。据了解，高数值孔径极紫外光刻机具备更高的光刻分辨率，能够将芯片体积缩小1.7倍，同时密度增加2.9倍。

几乎同一时间，有报道称三星电子从ASML获得了十多台EUV光刻机。而三星同样表示其2nm芯片将于2025年量产。不难看出，三星也在为3年后的2nm芯片量产蓄力。

众所周知，三星上半年量产了3nm芯片，采用的是GAAFET晶体管技术，也就是全栅场效应晶体管，相比于上一代的FinFET晶体管，功耗率，性能更强。

而台积电则会在2nm时使用上GAAFET技术，目前业界公认的是，只要芯片进入2nm，就一定要使用GAAFET晶体管技术，之前的FinFET晶体管技术，必须抛弃。

而之前也一直传闻，美国有意将设计GAAFET晶体管的EDA软件，进行出口管制，不允许卖到中国大陆来，以此来卡死中国大陆的2nm技术。

8月12日，政策终于出来了，美国商务部工业和安全局(BIS)在联邦公报上发布一项临时最终规定，对4项“新兴和基础技术”实施最新出口管制。

其中开发GAAFET(全栅场效应晶体管)结构集成电路必须用到的EDA(电子计算机辅助设计)软件，被列入管制范围，将在自今年8月15日起算60天后生效。

这意味着接下来，中国企业就算掌握了先进的芯片设计技术，拥有设计2nm芯片的能力，但在缺少EDA工具的情况之下，也会受到很大的限制。

以往美国更多的是卡住芯片制造方面，为何这次连EDA工具也要卡死了?

原因在于，虽然我们的芯片制造技术跟不上，但设计技术，与全球顶尖水平相比，差距并不大，甚至是同一水平的。

之前华为设计的麒麟系列芯片，一直处于最顶尖的水平，7nm、5nm等没有掉队。后来三星推出3nm芯片时，其首批客户也是中国大陆的。

说明中国在3nm芯片设计上，也不曾落后，一直处于顶尖水平，一旦中国解决了制造方面的问题，那就将无所畏惧了。

所以美国这次针对芯片设计也下手了，卡住2nm，让我们在设计、制造这两大关键环节上都受限，这样美国才能掌握全球的芯片市场。

可见，2nm芯片这一块，我们真的要靠自己的，连EDA这样的工具，都不能依赖，全部要自己的整个产业链崛起才行。

当然，也许并不是要所有产业链都达到2nm水平，但必须在供应链的所有关键环节，取得能与其他地区相互制衡的地位，大家相互制衡，否则就要经常被卡。

许久不见，甚是想念。大家好，我是铁头哥。

聊完猴子后，铁头一直在关注芯片行业。一方面，是三星会长李在镕去了一趟ASML，谈的能是采购光刻机的事。另一方面，台积电最近举办了北美技术论坛，公布了不少新工艺。

这两家大厂反应这么大，主要是为了布局未来的2nm制程。如果说以前的90nm，28nm，14nm属于“性能极大改善”的话。3nm、2nm追求的就是“性能和功耗的平衡”。而且由于底层技术难度大，这次带头下场的厂家，可能也不是一个国家、一个企业。

铁头作为一个外行，也斗胆给大家聊聊全球参与的“2nm技术战”。

裤腰带的艺术

很多媒体报道2nm时，都会很简单的搬运厂家的宣传文档：同功耗下我们性能好;同性能下我们功耗低;我们晶体管塞得多，面积大，堆料丰富……

这也难怪，大家买的是手机电脑，不是芯片里的晶体管，知道“性能好还省电”就行。但是铁头觉得设备性能的进步，是技术发展的结果。所以咱就从外行的角度聊一下，芯片制程上去之后，技术是怎么升级的。如有错误，还望海涵。

首先，铁头要问一个问题，为啥最近几年，宣传自己高性能的芯片总是热得烫手?

那我们就得看芯片里面晶体管的结构了，芯片里面的晶体管，是场效应晶体管。有一个源极(Source)、一个漏极(Drain)和一个栅极(Gate)。

电流从源极到漏极，形成了计算回路。栅极就要控制电流，让电流按照设计完成计算。

铁头想了半天，最后认为栅极就是个裤腰带。人穿衣服出门，衣服可以跟随身体自由活动，但是裤腰带要把裤子限制住，不然就会掉裤子光屁股。栅极的作用更复杂，但是原理差不多。

芯片越做越精密，塞下的晶体管越来越多。地方不够了，栅极就会越变越细。衣服上的裤腰带变细了，就更容易松，就得经常提裤子。放到芯片里，栅极太细，电流也会不听话，有了自己的想法，这就是漏电。

芯片漏出来的电，没有别的地方去，就会变成热量消耗掉。乱上加乱的是，温度越高，漏电电流还会上升。漏电和高温相互“帮忙”，左脚踩右脚上天。芯片越来越烫，手机就成了暖宝宝。

上个世纪90年代，整个半导体行业都在为发热问题发愁，甚至认为做到25nm就是极限了。

这个时候，有个叫胡正明的华人教授就说：要不然，我们换个裤腰带试试?

他的想法是，把源极和漏极“凸出来”，让栅极包围住它们俩，增加栅极的接触面积。这就像是把需要自己打结的裤腰带，变成了有弹性的松紧带。“主动”贴合身体，把裤子“固定住”，这不就舒服了吗?

这个结构，看起来就是一个大鱼鳍。所以叫“鳍式场效应晶体管”，也就是FinFET。有了这个技术，才有了后来的14nm，10nm和7nm。

不过这个技术，距离新闻里的2nm还差得远。

三星VS台积电：光放话不打架

为啥说FinFET没法做2nm呢?因为这个技术5nm的时候就撑不住了。

之前说了，晶体管的栅极需要防漏电。既然防止漏电，理论上应该是各个方向都不放过。但是FinFET是三方围堵，不是四面环绕。芯片做小了之后，栅极也会变细变小，还是很难限制电流。

为了芯片性能提升，FinFET里面的鳍片数量会下降，这样的话，晶体管驱动电流又会下降，影响性能升级。简单来说，“松紧带”太细太松，穿裤子的人还不敢剧烈运动，因为时间长了还要“掉裤子”。

毫无疑问，2nm制程已经被龙头半导体厂商们视为占领市场“制高点”的关键，然而，是否意味着拥有了2nm技术，就拥有了半导体制造业的控制权?

复旦大学微电子学院副院长周鹏表示，3nm、2nm甚至未来1nm先进工艺制程在推进的过程中，面临的最大挑战可能不在于技术研发，而在于成本。28nm节点下的芯片设计成本仅为5130万美元，而7nm、5nm节点下的芯片设计成本则分别跃升至2.978亿美元和5.422亿美元。

高昂的成本支出，是各大厂商不得不面临的挑战，但高昂的投入也不意味着能顺利换来芯片的量产。以光刻机为例，台积电和三星为量产2nm芯片花重金购买了ASML的高数值孔径极紫外光刻机，但这并不意味着拥有过了光刻机就可以高枕无忧。

周鹏表示，光刻机的精度直接决定了芯片制程的精度，但在2nm的制程工艺上，高数值孔径的EUV技术以及光源、掩模工具等技术均亟待优化。“除光刻机外，互联金属电阻的恶化、高精度沉积与刻蚀工艺的需求、电路的三维集成与封装技术的开发，都是2nm制程研发过程中必须解决的技术难题。”周鹏说。

可见，工艺制程的推进同样伴随着成本的大幅增加，导致半导体制造企业带来的投入回报比可能并没有想象中丰硕。因此，不能断言掌握2nm技术就掌握了半导体制造的“制高权”，相比先进工艺制程带来的密度、功耗等性能优势，直线上升的制造成本更值得关注，未来，需要在先进工艺的研发制造与成本支出之间找到一个平衡点，而这也并非易事。