十年成长，RISC-V CPU的数量增加不少

最近由 RISC-V International 组织的 RISC -V 峰会上，其总裁 Calista Redmond 传达了一个更为直率的信息：RISC-V 是不可避免的。她说，事实上，RISC-V 最终将拥有最好的 CPU、运行在其上的最好的软件以及所有微处理器核心系列中最好的生态系统。

SiFive首席执行官帕特里克·利特尔 (Patrick Little) 介绍了公司一年来的最新进展。一个值得注意的里程碑是与 MicroChip 的合作赢得了喷气推进实验室 (JPL)/NASA 设计下一代太空计算机 HPSC。

HPSC 项目的目标是定义一台性能比以前的太空计算机高 100 倍的计算机。HPSC 需要基于 NASA 未来 10-20 年可以依赖的长寿命 ISA，而 RISC-V 被认为是这样的指令集。以前的太空计算机使用的是 PowerPC ISA。

Andes是最早拥抱 RISC-V 的 CPU IP 供应商之一。该公司一直在稳步构建一系列低端 CPU 内核，现在正在添加矢量扩展。Andes 宣布了一款名为 AX65 的新型高端 CPU 内核，具有 13 级流水线和乱序执行。

RISC-V如今已跃入高性能计算元年。在 RISC-V高性能计算领域，已有多家创新企业计划在2023年发布类似64核高性能的服务器级处理器，这将成为RISC-V下一个令人激动的里程碑。

不过，RISC-V在高性能计算的应用还面临一些亟待解决的问题。在澎峰科技联合创始人兼首席运营官王军辉看来，RISC-V体系需要构建一套数学计算库，以支持 RISC-V在高性能计算的应用，保证计算精度、计算效率与源代码级安全可控。

放眼RISC-V，由于诞生时间较短，RISC-V在中国本土市场，相关编译器、开发工具和软件开发环境及其他生态要素还在积极建设当中。此外，RISC-V早期的发展大多在国外，因此国际协作至为关键。要让RISC-V持续良性向前发展，显然还需要更多生态伙伴的参与和配合，如何构建一个可持续的生态是摆在RISC-V面前的一道核心考题。

从架构复杂程度看，RISC-V本身非常简单，基础指令集则只有40多条，加上其他的模块化扩展指令总共几十条指令，其规范文档仅有145页，而“特权架构文档”的篇幅也仅为91页。ARM由于是一种封闭的指令集架构，所有厂商在采用ARM IP核心后，不能基于原有设计自行更改芯片，企业只能调整自身需求来迎合ARM核心。经过多年的发展，ARM指令集变得极其复杂和繁琐，相应的架构文档有上千页。这也变相导致了ARM处理器的研发门槛要远高于RISC-V。

目前，国际方面已经有厂商计划将RISC-V引入HPC领域。Ventana Micro Systems公司宣布推出其Veyron V1芯片，称该芯片可提供与基于x86和Arm架构的芯片相当的性能。

该芯片最多有16个内核，可以与集群中最多12个其他芯片配对，总共有192个内核。每个内核的运行频率高达3.6GHz，芯片将采用台积电的5nm工艺制造。该芯片具有48MB的共享L3缓存，并支持CXL2.0互连。

对于RISC-V向高性能领域发展在软件上的挑战，中国科学院软件研究所总工程师武延军指出，目前有很多核心的基础软件没有很好的跑在RISC-V平台上。这里可能会有指令集规范还不成熟的问题，但更多的是这些基础软件包之前都是在X86和Arm上面去跑，从维护者、社区的角度，还没有把RISC-V当成Tier-1或者First-Class-Citizen度去对待。这里面有理念问题，有投入问题，也有商业利益回报问题。

进入数据中心和汽车应用将为提高RISC-V设计的可靠性带来更大的压力。意大利博洛尼亚大学和摩德纳大学，以及苏黎世联邦理工学院的研究人员开发了一种基于RISC-V的开源SoC，能够以超低功耗运行Linux。来自西班牙巴塞罗那超算中心的研究人员最近也推出了一种矢量处理加速引擎，该引擎集成了RISC-V矢量扩展。

我们可以看到，今年年初，X86市场的主导者——英特尔也加入了RISC-V基金会，并成为了Premier Members会员。Arm在移动市场的最主要的合作伙伴——高通也很早加入了RISC-V阵营，并成为了Premier Members会员。这些都凸显了RISC-V惊人的魅力。