CXL高速互联协议有哪些关键特征？看完必懂！

CXL高速互联协议，旨在提供更高的数据吞吐量和更低的延迟，以满足现代计算和存储系统的需求。为增进大家对CXL高速互联协议的认识，本文将对CXL高速互联协议、CXL高速互联协议的关键特征予以介绍。如果你对CXL高速互联协议具有兴趣，不妨继续往下阅读哦。

一、CXL高速互联协议介绍

CXL的目标：解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器，每个上面都有很大的内存。内存的分割已经造成巨大的浪费、不便和性能下降。CXL就是为解决这个问题而诞生。

CXL技术的背景可以追溯到PCIe (Peripheral Component Interconnect Express) 技术，PCIe是用于连接计算机内部组件的一种标准接口技术。PCIe设备可以发起一个DMA来访问内存，只要知道目标物理地址即可。在CXL之前就有以IBM牵头的OpenCAPI，ARM为代表支持的CCIX，AMD等支持的GenZ和Nvidia自行提出的Nvlink等等多种协议。虽然PCIe已经有了很多改进，但其难以满足现代计算机处理器和加速器之间的高带宽、低延迟通信需求。于是，CXL技术应运而生。

CXL技术的应用场景非常广泛，其中包括数据中心、人工智能和处理器互联等领域。在数据中心领域，CXL技术可以将不同的计算和存储资源进行互联，提高系统性能和效率。在人工智能领域，CXL技术可以使GPU和FPGA等加速器更好地与主处理器进行协作，提高AI模型训练和推理的速度。在处理器互联方面，CXL技术可以实现不同厂商的处理器之间的互联，提高系统的整体性能和灵活性。

二、CXL的关键特征

自2019年首次发布以来，CXL在过去几年里已经演进到了CXL 3.1标准。在适用范围方面，也从一开始的仅支持有限功能，增加到对横向扩展 CXL 进行了额外的结构改进、新的可信执行环境增强以及内存扩展器的改进。

具体而言，CXL拥有以下三个关键特征：

1.统一的内存模型：

CXL支持三种协议，分别是CXL.io、CXL.cache和CXL.memory。其中CXL.io主要用于传统的I/O操作，与PCIe类似；CXL.cache和CXL.memory则提供了缓存一致性和内存访问能力，使得CPU与加速器或内存扩展设备之间能够共享和一致性地访问内存。这对于加速器（如GPU、FPGA）而言尤为重要，因为它们可以更有效地访问系统内存，而不必通过缓慢的I/O通道。

2.缓存一致性：

CXL允许处理器和外部设备（如加速器）共享相同的内存空间，并保持缓存的一致性。这意味着数据在不同设备之间传输时不需要频繁复制或同步，从而提高了性能。

3.高带宽低延迟：

通过优化的协议栈，CXL在维持高带宽的同时还能提供低延迟的通信。这使得其在需要快速数据交换的应用中非常适合，如AI加速、数据分析等。相比于传统的基于RDMA的分解内存架构，CXL可以实现纳秒级的低延迟，相比于NVDIMM的非易失性内存，其时延也低几个数量级。

“与其他互联协议不一样，CXL的关键差异点就在于其硬件支持cache coherency。”英特尔数据中心和人工智能集团至强客户解决方案事业部总经理李亚东在介绍CXL时强调。也正是因为具备这样的特性，CXL可以实现CPU与加速器或内存扩展设备之间能够共享和一致性地访问内存，真正实现机架级的分解内存解耦架构。“除了CXL协议最初设想的用于CPU-GPU互相以cacheline颗粒度互相访问对方内存并可缓存，CXL还能很好地解决LLM时代内存容量、成本、利用率等挑战。”李亚东接着说。

据负责维护CXL标准的CXL联盟介绍，如上图所示，CXL有三种典型用例。知名分析机构Yole更是乐观预期，到 2028 年，CXL 市场总收入将增长到 150 亿美元以上。其中，DRAM 将构成 CXL 市场收入的大部分，到 2028 年市场收入将超过 120 亿美元。除此以外，CXL 控制器和CXL交换机也将在市场中迅速发展。

有见及此，越来越多的厂商加入了CXL联盟，以抓住这个由服务器和互联新协议带来的新机遇。

以上便是此次带来的CXL高速互联协议相关内容，通过本文，希望大家对CXL高速互联协议已经具备一定的了解。如果你喜欢本文，不妨持续关注我们网站哦，将于后期带来更多精彩内容。最后，十分感谢大家的阅读，have a nice day!