可调节输出低压差稳压器的降噪网络

在现代电子系统中，对于电源稳定性和低噪声的要求日益严苛。低压差稳压器(LDO)作为一种关键的电源管理器件，广泛应用于为高速时钟、模数转换器(ADC)、数模转换器(DAC)、压控振荡器(VCO)和锁相环(PLL)等对电源噪声极为敏感的电路供电。噪声问题对于高性能模拟电路的设计人员而言，是一个至关重要的挑战，因为即使是微小的噪声也可能干扰这些精密电路的正常工作，导致系统性能下降。因此，降低 LDO 的输出噪声成为提升整个电子系统性能的关键环节之一。

LDO 的工作原理与噪声源分析

LDO 的基本工作原理是通过调整内部晶体管的导通程度，使得输出电压保持稳定。其输出电压VOUT等于基准电压VR与误差放大器直流闭环增益的乘积，即VOUT=VR×(1+R1/R2)，其中(1+R1/R2)代表误差放大器的直流闭环增益 。在这一过程中，LDO 的主要噪声源来自内部基准电压和误差放大器。

当今先进的 LDO 器件为了实现低功耗，内部偏置电流往往被设计得极低，通常在几百 nA 甚至更低，静态电流可低至 15 µA 。然而，这种小电流设计却带来了新的问题，即需要使用高达 1 GΩ 的偏置电阻，这使得误差放大器和基准电压电路相较于分立式部署变得更为嘈杂。并且，典型的 LDO 采用电阻分压器来设置输出电压，这导致噪声增益等于交流闭环增益，最终结果与直流闭环增益相同。如此一来，误差放大器噪声VN和基准电压噪声VRN会被放大相同的倍数，致使输出噪声随着设定的输出电压增加而成比例上升 。虽然这种输出噪声的增加幅度相对较小，一般比参考电压高但小于 2 倍 ， 然而在对噪声极为敏感的应用场景中，即使是这种适度的增加也是无法接受的。

降低 LDO 噪声的常用方法

目前，降低 LDO 噪声主要有两种常见方法。其一为过滤基准电压，许多号称超低噪声的 LDO 都依赖外部降噪电容来实现这一目的，通常在应用示意图中该电容表示为CBYP。然而，这种方法存在一定的局限性，因为误差放大器噪声以及任何未被完全过滤掉的残余基准电压噪声，依然会被闭环增益放大，最终导致输出噪声与输出电压成比例关系，即输出电压越高，噪声越大。

另一种方法是降低误差放大器的噪声增益，这样可以有效避免 LDO 的输出噪声随着输出电压的上升而大幅增加。对于固定输出的 LDO 而言，由于无法便捷地接入反馈节点，所以很难实现降低输出噪声的目标。但幸运的是，在可调节输出 LDO 中，反馈节点很容易获取，这为通过降低误差放大器噪声增益来降噪提供了可能性。

降噪网络的设计与工作机制

网络构成

由R3和C1构成的简单 RC 网络，能够有效地降低误差放大器的交流增益，从而实现降低可调节输出低压差稳压器输出噪声的功能。

参数选择原则

在选择R3的阻值时，需要特别考虑 LDO 的稳定性。对于具有低相位裕量或者在非单位增益稳定的 LDO，通常将R3的值设定为使放大器的高频增益接近 1.1 左右。这是因为如果高频增益过大，可能会导致 LDO 在工作过程中出现不稳定的情况;而如果高频增益过小，则无法充分发挥降噪网络的作用。

在选择C1时，主要目标是降低 1/f 区的噪声。为了达到这一目的，通常将由C1与其他相关电阻(如R1)构成的低频零点设置在 10 Hz 以下。因为在低频段，1/f 噪声占据主导地位，将零点设置在此频率以下，可以有效地衰减这部分噪声，从而提升整个降噪网络的性能。

工作机制分析

当采用了上述降噪网络后，在 LDO 的大部分带宽范围内，交流增益能够接近单位增益。这意味着基准电压噪声和误差放大器噪声被放大的程度显著降低。因为噪声增益与交流闭环增益密切相关，当交流增益接近单位增益时，噪声增益也随之降低，进而使得输出噪声得到有效抑制。

降噪网络性能的实验验证

噪声性能改善验证

通过实验对比使用和不使用降噪网络时，LDO 在特定输出电压下的噪声谱密度，可以清晰地看到降噪网络的显著效果。例如，在 4 V 电压下进行测试，在 20 Hz 至 2 kHz 的频率范围内，采用降噪网络的 LDO 噪声性能得到了极大的改善 。在由R1和C1组成的零点频率之上，采用降噪网络的噪声特性与单位增益时基本相同 。当频率超过 20 kHz 后，噪声谱密度曲线逐渐融合，这是因为在该频率段，误差放大器的闭环增益与开环增益相交，导致无法进一步降低噪声增益。

电源抑制比(PSRR)改善验证

电源抑制比(PSRR)用于衡量电路抑制电源输入端出现的外来信号(包括噪声和纹波)的能力，以确保这些干扰信号不会对电路输出造成破坏。其定义为PSRR=VEIN/VEOUT，也可以用 dB 表示为PSR=20×log(VEIN/VEOUT)，其中VEIN和VEOUT分别为出现在输入端和输出端的外来信号 。

实验结果表明，使用降噪网络能够显著改善 LDO 在低频段的 PSRR。在图 2 所示的电路结构中，R1、R3和C1共同形成了一个超前 - 滞后网络。该网络的零点大致位于1/(R1×C1)处，极点大致位于1/(R3×C1)处 。这个超前 - 滞后网络在补偿环路中发挥正馈功能，从而有效地提升了 PSRR。对于低于闭环增益和开环增益融合频率的信号，PSRR 的改善量以 dB 表示，约为20×log(1+R1/R3)。

当输出电压为 9 V 时，若R1=64kΩ、R2=10kΩ、R3=1kΩ、C1=1μF，由R1和C1在大约 2.5 Hz 时建立的零点，能够有效证明在 10 Hz 以上的频率范围内 PSRR 得到了明显改善 。在 100 Hz 至 1 kHz 的频率区间内，总 PSRR 增加约 17 dB 。这种改善效果一直持续到大约 20 kHz 处才开始下降，因为在该频率点，开环增益和闭环增益相互融合，导致 PSRR 提升效果减弱。

负载瞬态响应改善验证

降噪网络对 LDO 的负载瞬态响应也具有积极的改善作用。同样是R1、R3和C1在补偿环路中执行前馈功能，使得负载瞬态的高频分量能够未经衰减地被误差放大器检测到。这样一来，误差放大器就能够快速响应负载瞬态变化，显著提升 LDO 的负载瞬态响应速度。实验数据表明，使用降噪网络后，LDO 能够在 50 μs 内对负载瞬态做出响应，而在不使用降噪网络的情况下，这一响应时间则长达 500 μs 。

对启动时间的影响

虽然降噪网络在降低噪声、改善电源抑制比和负载瞬态响应方面表现出色，但它也存在一个明显的缺点，即会显著增加 LDO 的启动时间。在正常情况下，LDO 的启动时间约为 600 μs 。当加入降噪网络且C1=10nF时，启动时间会延长至 6 ms ;若C1=1μF，启动时间更是会大幅增加至 600 ms 。不过，对于那些电路完全上电后不再频繁开关 LDO 的应用场景而言，启动时间的增加通常不会对系统的正常运行造成实质性影响。

适用范围与局限性

适用的 LDO 类型

像 ADP125、ADP171、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104 和 ADP7105 等 LDO，均具有适合采用降噪网络的通用架构。这些 LDO 在工作过程中，基准电压噪声和误差放大器噪声都会被直流闭环增益放大，导致输出噪声与输出电压成比例关系。在这类 LDO 中应用降噪网络，能够极大地改善其噪声性能以及其他相关性能指标。

局限性分析

并非所有的 LDO 都能从这种降噪网络中受益。例如较新的超低噪声 LDO，如 ADM7151，由于其架构采用单位增益 LDO 误差放大器，使得基准电压等于输出电压，并且内部基准电压滤波器极点低于 1 Hz ，能够极大地过滤基准电压，几乎消除了全部基准电压噪声的影响。因此，这类 LDO 就无法通过上述降噪网络来进一步降低噪声。

结论

通过添加一个简单的 RC 降噪网络，可调节输出 LDO 在噪声、电源抑制和瞬态性能等方面能够得到显著的改善。这一技术为高速时钟、模数转换器、数模转换器、压控振荡器和锁相环等噪声敏感型应用提供了极大的优势，有效地提升了整个电子系统的性能和稳定性。然而，在应用该降噪网络时，需要充分考虑其对启动时间的影响，以及不同 LDO 架构的适用性。对于那些对启动时间要求不高且符合适用架构的 LDO 应用场景，这种降噪网络无疑是一种简单而有效的解决方案，为电源管理系统的优化设计提供了重要的技术手段。随着电子技术的不断发展，对于电源噪声抑制的需求也将持续增长，未来有望在此基础上进一步探索和发展更为高效、通用的降噪技术，以满足日益复杂和精密的电子系统的需求。