• 美国芯片巨头截胡联发科,推出全球最强5G基带芯片

    美国芯片巨头截胡联发科,推出全球最强5G基带芯片

    在移动手机芯片领域,大家耳熟能详的有高通、苹果、华为、三星和联发科,这五家企业代表着手机芯片的顶尖水平。除了苹果和华为,其他三家芯片企业都是对外供应的,而高通一直以来都是当之无愧的霸主,国内企业基本上都离不开高通骁龙处理器。 5G时代来临后,联发科紧紧抓住了这次机遇,一年之内发布了多款广受市场认可、功耗和性能俱佳的天玑系列芯片,比如天玑720、天玑800、天玑820和天玑1000+芯片,最近主打高端市场的天玑1200也已经发布。 根据数据显示,2020年第三季度,联发科在全球手机芯片市场的份额达到31%,高通则为29%。从这份数据明显可以看出,联发科超越高通是不争的事实,而联发科登上全球第一的宝座也名正言顺。而近日,联发科公布了,2020年第四季度以及全年的营收财报,分别为964.25亿元和3221亿元。从这份数据看出,联发科在营收上也开始反超高通了。 站在当前角度,从“山寨之王”到世界第一,联发科这一路走来非常励志。早年联发科为了营收,不惜牺牲名声,向山寨厂商批发出售集成式芯片解决方案,这让联发科公司在行业内逐渐被人熟知。 在英特尔退出5G基带芯片市场后,目前拥有5G基带芯片的企业只有美国高通、韩国三星、中国华为、中国台湾的联发科、和中国紫光展瑞。高通于2016年10月,就发布了全球首款5G基带芯片骁龙X50,于2019年2月19日发布了第二代5G基带芯片X55;三星于2018年8月15日在官网正式发布了5G基带Exynos Modem 5100;华为于2018年2月发布了巴龙5G01和基于该芯片的首款3GPP标准5G商用终端CPE,于2019年1月24日发布了第二代多模5G基带芯片Balong 5000;联发科于2018年6月在台北电脑展上发布了首款5G基带芯片M70;紫光展锐于2019年2月26日发布第一代5G多模基带芯。 在前一段时间,国产芯片巨头—联发科正式发布了旗下首款5nm工艺5G基带芯片产品—M80,这款5G芯片产品也成功获得了“全球最快的5G基带芯片”称号,5G上行速率最高可达3.76Gbps,5G下行速率最高可达7.67Gbps,成功超越了三星、高通以及华为5G芯片,但面对咄咄逼人的联发科,似乎也让高通方面所有反击,仅仅只过了几天的时间,"全球最快5G基带芯片"称号便再次易主,高通正式对外发布了旗下第四代5G基带芯片—高通骁龙X60,5G网络速率最高可达10Gbps,再次截胡联发科 ,官方透露,骁龙X65的无线性能能够媲美光纤,这是其支持目前市面上最快5G传输速度的原因之一。 联发科,同样是老牌芯片厂商,其实力与高通相差无几。但是现在看来,联发科已经回到了正轨,并且其发展呈现出一股不可阻挡的崛起之势! 其二在于联发科的芯片物美价廉,无论是中低端还是高端处理器,价格都比高通骁龙便宜,但性能差距却不是很明显。对于各大手机公司而言,既然性能都差不多,那么为什么不选择价格低的呢?所以联发科自然比高通更有竞争力,营收超出预期是必然的结果。 只要掌握核心技术,有技术积累,高通的霸主地位就依然稳固,联发科想要在技术上超越高通,还需要走很长一段路。对于高通发布全球首个支持10Gbps 5G速率和首个符合3GPP Release 16规范的5G基带芯片,再次截胡联发科,重新夺回了“全球最强5G基带芯片”荣誉,各位小伙伴们,你们对此都有什么样的看法和意见呢?欢迎在评论区中留言讨论,期待你们的精彩评论!

    模拟技术 高通 联发科 5G

  • 台积电之后又一芯片巨头官宣170亿美元美国建厂: 目标直指3nm!

    台积电之后又一芯片巨头官宣170亿美元美国建厂: 目标直指3nm!

    芯片,可以说是现如今全球科技领域当中的热点所在。其不仅是手机、电脑等各大科技产品的核心组件,且在人工智能、新能源汽车等新兴产业中,也能够发挥重要的作用。在这种情况下,芯片也是成为了如今各大经济体在科技领域中的重点竞争版块。 最近,亚洲最强芯片代工巨头台积电好事连连,例如今年Q2季度营收101亿美元,同比增长30.4%,排名世界第一;还拿下全球最大半导体公司英特尔7nm芯片代工大单,进一步壮大市场分额;其股价更是节节攀升,市值一度飙升至超4100亿美元,跻身全球前十大市值公司。 如今,在芯片先进制程方面,台积电又释放了枚枚“照明弹”。据了解,这是由于台积电有3nm进入量产时,月产12英寸晶圆超60万片的目标。台积电芯片制程速度之快,令外界惊讶。在英特尔还在依仗14nm芯片时候,台积电已经制造出10亿颗良率完好的7nm芯片,同时,台积电还持续研发7nm+和6nm芯片,以及持续提升已经量产的5nm芯片产能。在此基础上,台积电又迈出了新的步伐。 在2020年5月的时候,世界范围内最大芯片代工厂——台积电,就宣布了决定赴美建厂的消息,同时台积电更是透露出,准备在日本设立全资子公司的计划,并为此斥资1.86亿美元。作为如今芯片代工业的领头羊,台积电在业内的影响力是不言而喻的。三星方面还表示,该工厂预计将于今年的第二季度开始正式动工,计划在2023年第三季度的时候正式投入运营。据悉,在该工厂建立完成后,将为美国创造出多达1800个工作岗位。 随着三星电子的加入,美国全球最大芯片供应国的地位无疑将得到稳固。由此可见,台积电正在想方设法提升产能,以应对接下来全球范围内愈发严重的晶圆紧缺状况。 近日消息,美国得克萨斯州官方文件显示,韩国科技巨头——三星电子,正在考虑将晶圆工厂建在奥斯汀市,众所周知,三星有着世界最顶尖的屏幕,还有着顶尖的闪存,这些都是手机必不可少的,而且三星还可以自己生产研发处理器芯片,如果说谁可以实现完全自产手机,那可能就是三星! 随着国产品牌手机的崛起,国内绝大部分份额已经被国产品牌所占领,曾经三星苹果的天下已经不复存在了,甚至已经没有了三星身影,但是三星强大的实力毋庸置疑,依然保持着世界第一。 而三星在美国建设的新晶圆厂,投入比台积电美国工厂多了50亿美元。据文件透露,三星电子的美国工厂计划2021年第二季度破土动工,预计2023年第三季度就能投入运营。 高通、华为现在连5nm都还没研发出来,而三星直接弯道超车到了3nm,实在是令人不可思议。据了解,三星的3nm工艺采用了最新的全栅极(GAAFET)技术,对比5nm芯片面积减少了三分之一,性能也提升30%,功耗减少50%,这样的差距简直不敢让人直视,一旦3nm芯片进入量产,高通、华为的噩梦就要来临了! 为了能够实现对台积电的超越,三星此前就曾宣布:将跳过4nm芯片的研发,直接进行3nm芯片研发。早在一年前,三星开始进行3nm GAAFET工艺的研发,最初计划于2021年开始量产。与此同时,三星还曾表示要在2020年之前采用4nm GAAFET工艺,但业界对三星是否能在2020年之前将该工艺量产表示怀疑。 从事实上看,三星将GAAFET芯片投入生产的时间比业界预期的还要早。但随着三星3nm芯片原型的开发,其量产的时间或许会比市场预期更早。 现如今,三星为了能够推动自身芯片研发进程的加快发展,更是“效仿”台积电做出了赴美建厂的决定。美国提供的充足的资金,以及当地先进的技术、设备和原材料等因素,无疑能够为三星提供不小的助力。输了7nm的三星是否能在3nm扳回一城?对此大家认为三星能否成功在2022的时间节点上超越台积电?欢迎在下发留言评论!

    模拟技术 台积电 芯片巨头

  • 美国彭博社:中国疯狂囤积芯片和芯片制造设备抵御美国

    美国彭博社:中国疯狂囤积芯片和芯片制造设备抵御美国

    近日,据媒体报道,美国人称发现中国正在大量囤积芯片,这难道意味着国产芯片无望了?彭博社在最新的报道中指出,受中美之间的微妙关系影响,中国正在囤积美国的电脑芯片。这表明当地的科技公司正在为恶化的关系做准备,因为这种情况很有可能导致难以采用美国的技术及产品。 此前美国断供了华为芯片,并以制裁威胁使用美国产品的公司,不允许它们和华为公司继续合作,最近几年,中国在科技领域的不断崛起让“头号”强国美国感到了危机,为了防止我国企业超越自己,美国政府在政策上对中国科技企业进行了前所未有的打压。 高技术芯片是计算机产业的核心技术,也是包括高科技通讯设备在内的各种电子产品中不可缺少的电子元器件,因此国产化芯片的研制愈发迫在眉睫,毕竟只有自主生产芯片,才能在渡过这场难关的同时,也不再被别国卡脖子。不过事实证明,美国的做法并非利己,不断蚕食他人的蛋糕最终只会惨遭被“反噬”的下场。 英特尔日内公布了其2020财年第四季度及全年财报。该报告显示,这位美国芯片巨头第四季度的营收从去年同期的202.09亿美元下跌1%至199.78亿美元;净利润则从69.05亿美元暴跌15%至58.57亿美元。 分析师预测,英特尔第四季度的营收为175亿美元,远低于其实际营收199.78亿美元。其缘由很可能跟美国去年9月份的芯片出口调整政策有关。 根据最新统计,美国芯片已经在两个月内损失1.1亿;反观中国,虽然目前有些技术壁垒依旧难以攻克,但是这次“挑战”却刺激了整个中国芯片产业。现阶段,中国芯片国产化已经迈出加速的脚步。 但想要实现芯片的国产化,难度不可谓不大,首先芯片的生产涉及到电子、信息以及材料等多个领域,需要工业以及研发能力统统到位,其中某一方面如果出现短板,都会造成整体的生产出现问题。 在美国的持续打压和实体名单的制约之下,中国企业从去年开始,从日韩等国家购买了近320亿美元的芯片设备。根据对官方贸易数据的分析,去年中国企业从日本、韩国和台湾地区等地购买了近320亿美元用于生产计算机芯片的设备,比2019年猛增20%。随着华为等公司在美国制裁前囤积物料,中国计算机芯片的进口额攀升至近3800亿美元——约占全年进口额的18%,在中国芯片“国产化”的影响下,日韩芯片企业可谓赚得盆满钵满。 储存半导体是一回事,但储存制造半导体的复杂、昂贵的机械又是另一回事,而且还伴随着风险。虽然对于储存用于制造智能手机或笔记本电脑的设备来说,这可能是有意义的,但这种方法不适用于每台成本达数千万美元的晶圆制造设备。 芯片的研发周期长,试错成本高且排错难度大,从电路设计到投片,最少就得要半年的时间,其中还不包括前期的架构设计,之后芯片投片送到工厂生产,又需要两到三个月的时间,一次投片的费用也需要数十万元以上,先进工艺的芯片更是高达上千万甚至几千万的巨额开销,其中某一方面如果出现短板,都会造成整体的生产出现问题,以光刻机为例,它是芯片制造过程中必不可少的一件设备,但国内的光刻机还处于起步阶段,该企业的龙头一直是荷兰的ASML公司,占据了全球五分之四左右的市场,一天没有实现先进光刻机的自主研发,芯片就无法实现彻头彻尾的国产化。 这也是国内当机立断的决定大量囤积芯片的原因之一,进口芯片可以应对国内暂时无法生产高端芯片的困境,为芯片的研发尽可能的争取时间。 此外大量购进芯片还因为疫情期间,全球对于电脑等居家办公电子产品的需求激增,这些智能产品将能够为国家带来大笔收入,再次验证了芯片国产化的必要性。总而言之,芯片国产化势在必行,这样才能持续在半导体这个新兴行业中处于有利地位,并避免再次被卡脖子,相信就如之前的许多年一样,在不懈努力之后,一定能实现芯片的自主生产,打破对外国技术的依赖,并有朝一日在这个领域也能让世界各国刮目相看。 中国芯片制造技术正在高速前进,但距离世界一流水平还有一定差距,研发之路,任重而道远。目前,我国光刻机技术和一些芯片制造关键性材料已经被纳入我国科研项目清单,在国家的大力扶持下和政策的推动下,越来越多的科技企业投身到芯片重点领域的技术研发上。 外国芯片企业的红利能否持续,将取决于中国自主半导体产业的发展是否成功以及步伐快慢。中国将在3月正式公布“十四五”规划的经济战略细节,此前已经明确将科技自立作为国家战略目标。其核心是推动自主制造芯片,减少对外国技术的依赖。 诚然,中国芯片制造商处境艰难。尽管它们主要生产用于商业应用的芯片。因此,他们可能别无选择,只能储备一些外国设备,因为担心由于地缘政治因素而失去使用这些设备的机会。 然而,如果中国真的想要实现从外国半导体技术中独立出来的目标,那么其中一些资金最好花在研发上。但这将需要10年以上的时间,而且这将是一个混乱而昂贵的过程,沿途会有许多失败。 近日,国产光刻机已经实现28nm制程研发工作,并已投产,中国芯片国产化速度又提前了一步。市场普遍认为,一旦中国实现芯片国产化,美国芯片业很可能成为最大的输家。对此俄罗斯网友评论:现在下论断还为时尚早,且行且看,3年内就能见分晓。

    模拟技术 美国 芯片 芯片制造设备

  • 一种面向极端高温环境的高可靠精密数据采集与控制平台

    一种面向极端高温环境的高可靠精密数据采集与控制平台

    简介 在许多恶劣环境系统中,一个不断增长的趋势是高精密电子器件离高温区域越来越近。这一趋势背后有多个推动因素,在能源勘探、航空航天、汽车、重工业和其他终端应用中都有体现。1 例如,在能源勘探领域,环境温度增幅为深度的函数,相关设备的典型工作温度为175°C及以上。受尺寸和功率限制,有源冷却不太实际,热对流非常有限。在其他系统中,需要把传感器和信号调理节点置于高温区域附近,比如发动机、刹车系统或高功率能源转换电子器件,以提高系统的整体可靠性或降低成本。 从历史上来看,工程师要为这些应用设计出可靠的高性能电子器件是非常困难的事,因为市场上缺少制造商为这些工作条件生产指定的组件。幸运的是,近年来出现了越来越多的(IC和无源)组件,制造商指定的工作温度高达175°C及以上。另外,最近的参考设计也偏重于性能,将部分这些组件在信号链子系统中结合起来,实现精密数据采集,以使系统设计师能更快地采用相关技术(如CN-0365),并帮助他们降低设计风险、缩短上市时间。但在此之前,在高温精密数据采集方面,距离特性良好、广泛可用的全功能平台还存在一些差距。 在本文中,我们将介绍一种新型高温精密数据采集与处理平台,其工作温度高达200°C。该平台包括一个高温电路组件,以及一个数据采集前端和微控制器、优化的固件、数据采集与分析软件、源代码、设计文件、材料清单和测试报告。该平台适合参考设计、快速原型制作和高温仪器仪表系统实验室测试。电路组件的尺寸和结构均经过特别设计,可兼容石油天然气仪器仪表的尺寸要求,但也可作为其他高温应用的基础。 硬件架构概述 油气勘探中使用的仪器仪表(也称为井下工具)与许多精密数据采集与控制平台类似,但对性能和可靠性有着具体的要求,可以作为本参考平台的案例进行研究。在该应用中,系统来自各类传感器的信号采样,以收集与周围地质构造相关的信息。这些传感器可能是电极、线圈、压电传感器或其他传感器。加速度计、磁力计和陀螺仪可以提供有关钻柱的倾角和转速信息。这些传感器中有一些的带宽要求极低,其他传感器则能提供音频频率范围内或以上的信息。需要使用多个采集通道,还必须在高温(一般为175°C及以上)下维持高精度。另外,这些仪器仪表中很大一部分采用电池供电,或者可用电能有限,因此,必须具有低功耗和多个工作模式的特点,以实现功耗优化。 在有关电子系统的要求以外,井下应用还存在机械上的限制,可能决定着电子组件的尺寸,也可能会影响组件的封装和选择。对于后一个问题,我们将在后面各节里详细讨论,目前要注意的是,这一段的电路组件一般对电路板宽度有限制。必须将电子组件放在钻探作业中使用的管状压力容器中,因此其长宽比具有狭长的特点。这种形状上的特点限制了可用组件的尺寸和密度,也可能限制组件布局和信号路由的分割方式,结果可能对高精度电子器件的性能造成影响,因此,要特别注意布局和其他封装设计细节。图2所示为一种典型尺寸、装在一个管状压力容器里的电路组件(透明,顶部),装上电路板后管状压力容器的横截面(底部)。 本文讨论的可靠参考设计平台基于CN-0365模拟前端参考设计,其目的是为基于高温低功耗微控制器的精密数据采集和控制解决方案奠定基础,使其符合众多井下仪器仪表和其他高温电子器件的要求。基于AD7981模数SAR转换器,该参考设计展现了一种全功能的系统,带2个高速同步采样通道和8个额外的多路复用通道,可满足广泛的井下工具的数据采集需求(共10个通道)。该模拟前端通过SPI端口接入来自联盟合作伙伴Vorago Technologies和Petromar Technologies的VA10800 ARM® Cortex®-M0。该设计是不断壮大的ADI高温应用产品和解决方案生态系统里的最新成员。 图1.高温参考平台。 采集后,可以在本地处理数据,也可通过UART或可选的RS-485通信接口传输出去。电路板上的其他配套组件(包括内存、时钟、电源和无源器件)均为各自供应商指定的、支持高工作温度的器件,经验证,这些组件能在200°C或以上的温度下可靠地工作。图1和图2所示为该高温参考平台的实际电路板图和高层次功能框图。图2所示电路板展示的是井下电路板布局和尺寸,约长11.4英寸、宽1.1英寸。 图2.井下电子组件尺寸。 CN-0365应用笔记中全面地介绍了该平台精密数据采集通道的设计问题。3 该设计是这个平台上的三个ADC输入的基础,不过,为了满足电路板尺寸要求,使平台能在最高200°C的温度下可靠地工作,主要在无源元件选择方面进行了一些调整和优化。参考采集通道电路如图4所示。有2个能在高采样速率下工作的数字多路复用通道,每一个都含有一个完整的数据采集通道(与CN-0365类似)。还有一个模拟多路复用通道,其在输入之前添加了一个ADG798多路复用器,并针对低吞吐量输入进行了优化。R1和R3为U1的同相输入提供1.25 V偏置电压,防止其在断开时或者取消选择多路复用器时,浮动至模拟输入的供电轨。可以更改R8和R9,以提高U1的增益。R4、R7和C1是抗混叠滤波器,但也可以将它们重新配置为衰减器或交替滤波器配置。R5、R6和C4构成ADC驱动器与ADC输入之间的RC滤波器,该滤波器的作用是限制到达ADC输入的带外噪声量,并衰减来自ADC输入开关电容的反冲电压。 图3.高温参考平台功能框图。 图4.ADC驱动器配置。 设计该平台就是为了利用AD7981 ADC的多个关键特性。这款16位、600 kSPS转换器能提高超过85 dB的典型SINAD以及±0.6 LSB的典型INL,其中,基准电压源为2.5V且无丢码。采用5 V基准电压源时,可以实现90 dB以上的SINAD,但在本平台中,为了维持与较低电压系统的兼容性,我们没有选择这一规格。由于ADC内核在转换周期之间会自动进入省电状态,因此,ADC的功耗会随吞吐量自动线性变化。在使用低采样速率的转换器时,这样做可以实现节能。 软件概述 固件 平台的固件基于FreeRTOS操作系统制成,可以方便地集成任务,如数据处理和其他通信。我们对代码进行了优化,以便非多路复用通道0和1能高效地完成快速ADC转换,多路复用通道2到9的转换耗时低至10 μs。转换结果可以在本地处理,也可以2 Mbps的速率从UART通道中传输出去。转换结果缓冲器的大小为16 kB(8k次采样结果),既可在多个通道之间共享,也可专门供一个通道使用。该固件以开源格式提供,最终用户可以对其进行定制,还可将其作为最终应用的基础。 数据采集与分析软件 图5所示为数据采集与分析软件,基于.NET接口设计,电源组件通过一个USBUART-TTL电平转换器。借助定义明确的协议,可以与硬件(包括控制和数据流)进行通信。数据可以在突发模式下采集数据,也可连续采集。另外纳入了数据分析功能,以在时域和频域分析与验证SNR、THD和SINAD(如FFT)。也可将数据记录到文件(如导出到Excel),以便存储起来或者在其他应用中进行处理。就如固件一样,我们免费提供了数据采集软件的源代码,最终用户可以进行定制。 图5.数据采集与分析软件。 高温构造 本参考平台采用适合在200°C条件下工作的组件和其他材料制成。平台上使用的所有组件均为各自制造商指定的高温工作组件(另有说明时除外),并且全球经销商网络已经开始大量供货。全部BOM、PCB布局图和装配图纸都随参考设计包免费提供。 电容 用C0G或NP0电介质电容进行小容值的滤波器和去耦。这些电介质电容的温度系数表现极其平坦,一般而言,其对屈曲应力的耐受性更好。5 为使RC滤波器具有高Q、低温度系数,并且在变化电压下具有稳定的电气特性,建议使用C0G或NP0型电容。我们用小尺寸0805或以上陶瓷器件减小了组件与PCB之间的CTE失配。出于大量存储需要,我们选择了高温钽电容,并在尺寸与ESR之间进行了平衡。 电阻 设计主体部分采用薄膜SMT电阻(汽车级PATT系列),市场上货源充足。另外,根据设计需要,针对特定值和尺寸选择了部分厚膜SMT电阻。 连接器 电路板连接着一个额定温度为200°C的Micro-D,后者常用于高可靠性行业。为了减少信号串扰,我们对连接器外壳进行了特别处理,将其接地至组件中的PCB。对于要求最高信号完整性和最低串扰的应用,则要采用高温专业连接器(或者无连接器)和同轴或屏蔽平衡输入,以减少串扰。 PCB设计和布局 在井下应用中宜选择狭长形的PCB,因为这些应用里的电路板必须符合钻孔和耐压壳限制要求。选择的电路板材料是一种耐高温无卤聚酰亚胺。指定电路板厚度为0.093英寸而非0.062英寸的标准厚度,因为这样可以增加刚度和平坦度。 采用镍金表面处理,其中镍提供一个壁垒,可防止金属间增生,金则为接头焊接提供一个良好的表面。 对于选择的0.093英寸电路板厚度,典型的四层堆叠中有一个约13密耳的铜隔离层和一个60密耳的大内核。如果是六层结构,则隔离层一般厚9.5密耳和28密耳。为此,我们采用了六层设计,这样就可以在每个信号层设置一个接地层,从而改善噪声性能。 电源和数字通信信号馈入一个连接器,模拟信号则馈入反向连接器。这样就可以在数字域与模拟域之间实现良好的隔离和信号流。地的分割设在电路板中间,电源滤波则设于分隔处附近。尽量减少与分隔层相交的数字控制线路,采用串联端接以减少数字噪声耦合。用铜网络接线在一个点把数字和模拟接地层焊接起来,为驱动源提供一个低阻抗回路。 多路复用器控制信号与模拟部分长度相同,但其敷设路径与关键模拟信号路径隔开。在实践中,这些多路复用控制线路会与采集数据测量同步改变,从而最大限度地减少了串扰效应。 焊接 选择Sn95/Sb05是为了在200°C的工作温度下提供足够高的熔点(>230°C),同时还考虑了良好的操作性和装配工厂的现有加工能力。 电路板安装 我们在这块电路板上提供安装柱是出于方便考虑,其仅适用于基准测试或实验室环境,不适合强冲击和强震动环境。如果要用于强冲击和强震动环境,可以先用环氧树脂把组件固定在电路板上。对于IDC接头等脆弱组件,可以采用密封方式或者从装配件中移除。在井下或其他恶劣环境中,典型安装方式是采用导轨安装系统,用柔性抗冲击安装垫圈把整个电路板固定起来。也可以把装配件完全密封起来并装入安装硬件中,然后把安装硬件固定到底盘或外壳上。 有关相关器件的更多信息,请参阅《面向高温电子应用的低功耗数据采集解决方案》一文。 性能测试结果 我们对多块电路板进行了广泛的测试,以评估其在工作温度范围内的典型性能;同时还在200°C环境温度下浸泡了200小时,以便测定装配工艺和电路板的可靠性。 交流和直流信号链性能是基于SAR ADC的精密数据采集系统的一项关键精度指标。当ADC以600 kSPS的速率运行并且工作温度为200°C时,鲁棒的比率式平台的串扰性能可达–100 dB以上,最大失调漂移达±60 mV。对于交流测试,用一个1 kHz的低失真音作为输入信号,并用+5 VDC/–2.5 VDC模拟电源为电路板供电。图6所示为该信号音在400 kSPS下的FFT及频谱分析计算结果。在200°C下,SNR优于84 dB,THD达–96 dB。图7所示为SNR和SINAD,图8所示为采用同一输入音时,非多路复用通道在工作温度范围内的THD。 图6.200°C下的FFT及频谱分析结果。 图7.工作温度范围内的SNR和SINAD。 图8.工作温度范围内的THD。 我们测量了模拟和数字供电轨在工作温度范围内的功耗,结果如图9所示。室温下的总功耗为155 mW,200°C下则增至225 mW。3.3 V供电轨上的功耗由以全时钟速率运行的微控制器和一个精密震荡器为主。我们为转换器设定的突发采样速率为每秒8192个样本。 图9.2.5 V、3 V和5 V供电轨的功耗 有关额外参数的测试结果请参阅参考平台,其额定参数指标符合200°C工作温度要求。 应用示例 油气勘探、航空航天和重工业领域的多种应用通过加速度计实现定向和震动检测。搭载模拟输入的加速度计具有最高的精度,而且非常灵活,能根据应用需要调节传感器输出。 ADXL206是一款完整的精密型低功耗双轴iMEMS®加速度计,可用于高温环境。其范围为±5 g,带宽范围为0.5 Hz至2.5 kHz。ADXL206的输出以½ VCC为中心,与VCC成比率。如果ADXL206和EV-HT-200CDAQ1共用VCC(在连接器上提供),则可以用多路复用器S7通道上的VCC基准电压源清零直流失调和电源漂移。图10为一个示例电路。必须按½的比例因子对ADXL206的信号范围(0 V至5 V)进行调节,使其与精密数据采集系统0 V至2.5 V的范围相拟合。具体方法是,先缓冲输出,然后使用数据采集系统内部的衰减器。C2和C3设定ADXL206的带宽;图9中的例子所示带宽为33 Hz。低带宽应用可以使用多路复用器输入;要实现最高的带宽和精度,可以使用两个非多路复用输入通道。 小结 本文介绍了一种新的、高度集成的鲁棒型精密数据采集参考平台,EV-HT-200CDAQ1,该平台经过测定,其参数指标符合200°C工作温度要求。借助该平台,高温电子系统设计师可以在原型制作和评估中使用最先进的组件,从而缩短开发时间和上市时间。有关该平台的更多信息(包括整个设计包和软件),请点击此处。 图10.高温加速度计与EV-HT-200CDAQ1的接口。

    ADI 数据采集 硬件架构 ADI

  • Teledyne SP Devices宣布推出持续数据传输速率为7 GB/s的12位数字化仪

    Teledyne SP Devices宣布推出持续数据传输速率为7 GB/s的12位数字化仪

    2021年2月9日,瑞典林雪平市——Teledyne技术公司的业务部门Teledyne SP Devices今天宣布发布ADQ32和ADQ33,这是针对高通量应用进行了优化的第四代模块化数据采集板。凭借板载开放式现场可编程门阵列(FPGA)和高速数据流的结合,即使在对于计算要求最苛刻的应用环境下,ADQ32和ADQ33堪称是理想的选择。 ADQ32双通道12位数字转换器支持每通道2.5 Gb/s的同步采样,而ADQ33则支持每通道1 GS/s的同步采样,并具有开放的Xilinx Kintex Ultrascale KU040现场可编程门阵列(FPGA) 。这两款数字化仪为高容量应用而优化,因此适合原始设备制造商(OEM)在扫描源光学相干层析成像(SS-OCT)、飞行时间质谱(ToF-MS)和分布式光纤传感(DOFS)等领域进行集成。ADQ33不受出口管制,因此不需要任何许可证。 使用者可在板载FPGA中实时执行定制的专用数字信号处理(DSP),以表征信号并提取有价值的信息。它还可用于执行数据缩减,以便输出速率与PCI Express接口的7 G/s持续传输容量相匹配。接着,可以在主PC的中央处理单元(CPU)上对数据进行后处理,或通过点对点传输到图形处理单元(GPU)。 这种体系结构提供了极大的灵活性,允许设计者在委派的任务中,使用最合适的处理资源类型。专用DSP的示例包括用于SS-OCT的快速傅立叶变换(FFT)和k空间重映射,以及用于ToF MS的波形平均和零抑制。 除了高流率和计算灵活性之外,ADQ32还具有出色的模拟性能,包括有效位数(ENOB),无杂散动态范围(SFDR)等。硬件触发、内部/外部时钟选择和通用输入/输出(GPIO)简化了系统级集成。有关完整规格,请参阅资料表。

    Teledyne SP Devices FPGA 数字化仪 数字信号处理

  • 贸泽与Molex联手推出医疗解决方案专题网站

    贸泽与Molex联手推出医疗解决方案专题网站

    2021年2月8日 – 专注于引入新品的全球电子元器件授权分销商贸泽电子 (Mouser Electronics) 与全球知名的连接和电子解决方案供应商Molex联手推出专门针对医疗行业解决方案的全新资源网站。 技术创新全面提升了医疗解决方案的效率、安全性和舒适性。贸泽与Molex联手推出的全新医疗资源网站是一个一站式采购平台,可提供打造新一代医疗装置所需的产品、技术规格和开发创意。该网站涵盖了20多篇技术文章,每篇文章中就特定使用案例所面临的挑战提供了关键见解,另外还包含Molex解决方案的相关产品信息,为设计人员一并提供开发各种解决方案所需的信息和产品链接。 贸泽提供阵容丰富的Molex产品系列,其中包括一系列适用于医疗设备的特定应用解决方案。Molex的MedTech解决方案套件运用了该公司在电子领域的专业知识和行业突破性技术,可支持外科手术机器人、药物配送和成像系统等应用。Molex的MedTech解决方案包括诊断、监控和治疗解决方案,为丰富多样的医疗保健应用提供了技术进展。Molex Easy-On FFC/FPC 连接器适合小封装尺寸的应用,可稳固柔性扁线 (FFC) /柔性印刷电路 (FPC) 与电子设备连接器端子之间的连接。Molex一直在努力开发更高密度、更轻薄的连接器,以满足电子设备设计师的需求。

    贸泽电子 贸泽 Molex 医疗解决方案

  • 新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览

    新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览

    元件充电模式(CDM) ESD被认为是代表ESD充电和快速放电的首要实际ESD模型,能够恰如其分地表示当今集成电路(IC)制造和装配中使用的自动处理设备所发生的情况。到目前为止,在制造环境下的器件处理过程中,IC的ESD损害的最大原因是来自充电器件事件,这一点已广为人知。 充电器件模型路线图 对IC中更高速IO的不断增长的需求,以及单个封装中集成更多功能的需要,推动封装尺寸变大,因而维持JEP1572, 3中讨论的推荐目标CDM级别将是一个挑战。还应注意,虽然技术扩展对目标级别可能没有直接影响(至少低至14 nm),但这些高级技术改进了晶体管性能,进而也能支持更高IO性能(传输速率),因此对IO设计人员而言,实现当前目标级别同样变得很困难。由于不同测试仪的充电电阻不一致,已公布的ESD协会(ESDA)截止20204年路线图建议,CDM目标级别将需要再次降低,如图1所示。 图1.2010年及以后的充电器件模型灵敏度限值预测(版权所有©2016 EOS/ESD协会) 快速浏览图1不会发现CDM目标级别有明显变化,但进一步查阅ESDA提供的数据(如图2所示)可知,CDM ESD目标级别的分布预期会有重大变化。 图2.充电器件模型灵敏度分布组别前瞻(版权所有©2016 EOS/ESD协会) 为何讨论此变化很重要?它指出了需要采用一致的方法来测试整个电子行业的CDM,应排除多种测试标准所带来的一些不一致性。现在,确保制造业针对ESDA讨论的CDM路线图做好适当准备比以往任何时候都更重要。这种准备的一个关键方面是确保制造业从各半导体制造商收到的关于器件CDM鲁棒性水平的数据是一致的。对一个协调一致的CDM标准的需求从来没有像现在这样强烈。再加上持续不断的技术进步,IO性能也会得到提高。这种对更高IO性能的需要(以及降低引脚电容的需要),迫使IC设计人员别无选择,只能降低目标级别,进而需要更精密的测量(在ANSI/ESDA/JEDEC JS-002中有说明)。 新联合标准 在ANSI/ESDA/JEDEC JS-002之前有四种现存标准:传统的JEDEC (JESD22-C101)5、ESDA S5.3.16、AEC Q100-0117和EIAJ ED-4701/300-2标准8。ANSI/ESDA/JEDEC JS-002(充电器件模型、器件级别)9代表了将这四种现有标准统一为单一标准的一次重大努力。虽然所有这些标准都产生了有价值的信息,但多种标准的存在对行业不是好事。不同方法常常产生不同的通过级别,多种标准的存在要求制造商支持不同的测试方法,而有意义的信息并无增加。因此,以下两点非常重要:IC充电器件抑制能力的单一测量水平是广为人知的,以确保CDM ESD设计策略得到正确实施;IC的充电器件抑制能力同它将接触到的制造环境中的ESD控制水平一致。 为了解决这个问题,2009年成立的ESDA和JEDEC CDM联合工作小组(JWG)开发了JS-002。此外,JWG希望根据引入场感应CDM (FICDM)以来所获得的经验教训对FICDM进行技术改进10。最后,JWG希望尽量减少对电子行业的冲击。为了减少行业冲击,工作小组决定,联合标准不应要求购买全新场感应CDM测试仪,并且通过/失败水平应尽可能与JEDEC CDM标准一致。JEDEC标准是使用最广泛的CDM标准,因此JS-002与当前制造业对CDM的理解保持一致。 虽然JEDEC和ESDA的测试方法非常相似,但两种标准之间有一些不同之处需要化解。JS-002还试图解决一些技术问题。一些最重要问题列示如下。 标准之间的差异 ► 场板电介质厚度 ► 用于验证系统的验证模块 ► 示波器带宽要求 ► 波形验证参数 标准的技术问题 ► 测量带宽要求对CDM而言太慢 ► 人为地让JEDEC标准中的脉冲宽度很宽 为了达成目标并实现统一,作出了如下硬件和测量选择。在为期五年的文件编制过程中,工作小组进行了大量测量才作出这些决定。 硬件选择 ► 使用JEDEC电介质厚度 ► 使用JEDEC“硬币”进行波形验证 ► 禁止在放电路径中使用铁氧体 测量选择 ► 系统验证/验收需要最低6 GHz带宽的示波器 ► 例行系统验证允许使用1 GHz示波器 尽量减少数据损坏并讨论隐藏电压调整 ► 让目标峰值电流与现有JEDEC标准一致 ► 指定与JEDEC压力级别匹配的测试条件;对于JS-002测试结果,指的是测试条件(TC);对于JEDEC和AEC,指的是伏特(V) ► 对于JS-002,调整场板电压以提供与传统JEDEC峰值电流要求对应的正确峰值电流 确保较大封装完全充电 ► 为确保较大封装完全充电,引入了一个新的程序 下面说明这些改进。 JS-002硬件选择 JS-002 CDM硬件平台代表了ESDA S5.3.1探针组件或测试头放电探针同JEDEC JESD22-C101验证模块和场板电介质的结合。图3所示为硬件对比。ESDA探针组件的放电路径中没有特定铁氧体。FICDM测试仪制造商认为,铁氧体是必要的,增加铁氧体可提高500 ps的半峰全宽(FWHH)额定最小值,并将Ip2(第二波峰)降至第一波峰Ip1的50%以下,从而满足传统JEDEC要求。JS-002去掉了此铁氧体,从而消除了放电中的这种限制因素,使得放电波形更准确,高带宽示波器在Ip1时看到的振铃现象不再存在。 图3.JEDEC和JS-002平台硬件原理图 图4显示了ESDA和JEDEC CDM标准验证模块的区别。ESDA标准提供两个电介质厚度选项,并结合验证模块(第二个选项是模块和场板之间有一层最多130 μm的额外塑料薄膜,用于测试带金属封装盖的器件)。JEDEC验证模块/FR4电介质代表一个单一小/大验证模块和电介质选项,支持它的JEDEC标准用户要多得多。 图4.ESDA和JEDEC验证模块比较JS-002使用JEDEC模块。 JS-002测量选择 在JS-002标准制定的数据收集阶段,CDM JWG发现需要更高带宽的示波器才能精确测量CDM波形。1 GHz带宽示波器未能捕捉到真正的第一峰值。图5和图6说明了这一点。 图5.大JEDEC验证模块在500 V JEDEC时与JS-002 TC500在1 GHz时的CDM波形 图6.大JEDEC验证模块在500 V JEDEC时与JS-002 TC500在6 GHz时的CDM波形 例行波形检查,例如每日或每周的检查,仍可利用1 GHz带宽示波器进行。然而,对不同实验室测试站点的分析表明,高带宽示波器能提供更好的站点间相关性。11例行检查和季度检查推荐使用高带宽示波器。年度验证或更换/修理测试仪硬件之后的验证需要高带宽示波器。 表1.JS-002波形数据记录表示例,显示了造成TC(测试条件)电压的因素 测试仪CDM电压设置 CDM JWG同时发现,对于不同测试仪平台,为了获得符合先前ESDA和JEDEC标准的标准测试波形,实际板电压设置需要有相当大的差异(例如,特定电压设置为100 V或更大)。这在任何标准中都没有说明。JS-002唯一地确定了将第一峰值电流(以及测试条件所代表的电压)缩放到JEDEC峰值电流水平所需的偏移或因数。JS-002附录G对此有详细说明。表1显示了一个包含此特性的验证数据实例。 在设定测试条件下确保超大器件完全充电 在JS-002开发的数据收集阶段还发现了一个与测试仪相关的问题:放电之前,某些测试系统未将大验证模块或器件完全充电到设定电压。不同测试系统的大值场板充电电阻(位于充电电源和场板之间的串联电阻)不一致,影响到场板电压完全充电所需的延迟时间。结果,不同测试仪的第一峰值放电电流可能不同,影响CDM的通过/失败分类,尤其是大器件。 因此,工作小组撰写了详实的附录H(“确定适当的充电延迟时间以确保大模块或器件完全充电”),描述了用于确定器件完全充电所需延迟时间的程序。当出现峰值电流饱和点(Ip基本保持稳定,设置更长的延迟时间也不会使它改变)时,说明达到了适当的充电延迟时间,如图7所示。确定此延迟时间,确保放电之前,超大器件能够完全充电到设定的测试条件。 图7.峰值电流与充电时间延迟关系图示例,显示了饱和点/充电时间延迟9 电子行业逐步采用JS-002 对于采用ESDA S5.3.1 CDM标准的公司,JS-002标准取代了S5.3.1,应将S5.3.1废弃。对于先前使用JESD22-C101的公司,JEDEC可靠性测试规范文件JESD47(规定JEDEC电子元件的所有可靠性测试方法)最近进行了更新,要求用JS-002代替JESD22-C101(2016年末)。JEDEC会员公司转换到JS-002的过渡时期现已开始。很多公司(包括ADI和Intel)已经对所有新产品利用JS-002标准进行测试。 国际电工委员会(IEC)最近批准并更新了其CDM测试标准IS 60749-2812。此标准全盘纳入JS-002作为其指定测试标准。 汽车电子理事会(AEC)目前有一个CDM小组委员会,其正在更新Q100-011(集成电路)和Q101-005(无源器件)车用器件CDM标准文件以纳入JS-002,并结合AEC规定的测试使用条件。这些工作预计会在2017年底完成并获批准。 结语 观察ESDA提供的CDM ESD路线图,可知在更高IO性能的驱动下,CDM目标级别会继续降低。制造业对器件级CDM ESD耐受电压的认知比以往任何时候都更重要,而来自不同CDM ESD标准的不一致产品CDM结果是无法传达这一讯息的。ANSI/ESDA/JEDEC JS-002有机会成为第一个真正的适用于全行业的CDM测试标准。消除CDM测试头放电路径中的电容,可显著改善放电波形的质量。引入高带宽示波器用于验证,提高到五个测试条件波形验证级别,以及保证适当的充电延迟时间——所有这些措施显著降低了不同实验室的测试结果差异,改善了站点间的可重复性。这对确保向制造业提供一致的数据至关重要。电子行业接受JS-002标准之后,将有能力更好地应对前方的ESD控制挑战。

    ADI 集成电路 测试标准 CDM

  • 贸泽开售Microchip WLR089U0模块,让远程传感器也能实现超低功耗

    贸泽开售Microchip WLR089U0模块,让远程传感器也能实现超低功耗

    2021年2月7日 – 贸泽电子 (Mouser Electronics) 即日起开始分销Microchip Technology的WLR089U0 LoRa sub-GHz 模块。WLR089U0模块具有低至790 nA的超低功耗休眠电流,为电池供电远程传感应用提供了理想的解决方案,如物联网 (IoT) 设备和智慧城市解决方案。 贸泽备货的Microchip WLR089U0模块基于高度集成的SAM R34系列IC,并支持LoRa®和FSK调制。WLR089U0模块搭载了32位Arm® Cortex®-M0+处理器,以及256 KB闪存和40 KB SRAM(包括8 KB电池供电SRAM)。此高度可配置的模块拥有丰富多样的外设,其中包括7个12位模数转换器 (ADC) 通道、多达4个串行通信接口和2个模拟比较器。 WLR089U0模块集成了一个射频开关,可在863 MHz至928MHz的全球LoRaWAN频段内运行,因此可在不同地区使用同一元件,简化了设计,并缩减了物料清单。该模块拥有高达18.6 dBm的发射 (TX) 功率和低至-136 dBm的接收 (RX) 灵敏度,并通过了FCC(美国)、IC(加拿大)和RED/CE(欧洲)认证。 贸泽还供货WLR089 Explained Pro评估套件。该套件便于用户访问WLR089U0模块和ATSAMR34J18B器件的各种功能,还提供额外的外设来扩展电路板功能、简化定制设计开发。该套件由Atmel Studio集成开发平台提供支持,可提供预定义应用程序示例。

    贸泽电子 贸泽 远程传感器 WLR089U0

  • 物联网系统需要高集成度和小尺寸功率转换器件

    物联网系统需要高集成度和小尺寸功率转换器件

    在功率谱的中低端存在一些不太大的功率转换要求,这在物联网(IoT)设备之类的应用中很常见。这些应用需要使用能够处理适度电流水平的功率转换IC。电流通常在数百毫安范围,但如果板载功率放大器为了传输数据或视频而存在峰值功率需求,那么电流量可能更高。因此,随着支持众多物联网器件的无线传感器的激增,业界对专门用于空间和散热受限器件的小型、紧凑、高效功率转换器的需求在不断增加。 然而,与其他很多应用不同,许多工业和医疗产品对可靠性、尺寸和稳健性通常有着更高的标准。正如大家所料,相当部分的设计负担落在了功率系统及其相关支持器件上。工业甚至医疗物联网产品必须正常运行并在多个电源(如交流电源插座和备用电池)之间无缝切换。此外,必须竭尽全力防止故障,同时在由电池供电时须最大程度延长工作时间,以确保无论存在什么电源,系统都能可靠地正常工作。因此,这些系统内部使用的功率转换架构必须鲁棒、紧凑且散热需求极低。 电源设计的考虑 工业物联网系统设计人员在集成无线传输功能的系统中使用线性稳压器并不罕见。主要原因是其EMI和噪声极低。尽管如此,虽然开关稳压器产生的噪声高于线性稳压器,但前者的效率要优越得多。已经证明,如果开关稳压器的行为可预测,那么许多敏感应用中的噪声和EMI水平是可管理的。如果开关稳压器在正常模式下以恒定频率开关,并且开关边沿干净、可预测且没有过冲或高频振铃,那么EMI将极小。此外,小封装尺寸和高工作频率可以提供小而紧凑的布局,从而最大限度地降低EMI辐射。而且,如果稳压器可以与低ESR陶瓷型电容一起使用,则输入和输出电压纹波(这是系统中的额外噪声源)可以最小化。 当今工业和医疗物联网设备的主输入电源通常是来自外部AC-DC适配器和/或电池组的24 V或12 V直流电源。然后,此电压通过同步降压转换器进一步降低到5 V和/或3.x V电压轨。尽管如此,经过这些医疗物联网设备内部调节后的供电轨数量却在增加,而工作电压持续降低。因此,其中许多系统仍然需要3.x V、2.x V或1.x V电压轨,用于为低功耗传感器、存储器、微控制器内核、输入/输出和逻辑电路供电。然而,用于数据传输的内部功率放大器可能需要最高0.8 A电流能力的12 V电压轨,以将任何记录的数据传输到远程集中式集线器。 传统上,该12 V电压轨由升压开关稳压器提供,需要专门的开关模式电源设计知识和技能,并且占用印刷电路板(PCB)上相当大的面积。 新型紧凑式升压转换器 ADI公司的µModule®(微型模块)产品是完整的系统化封装(SiP)解决方案,可最大限度地缩短设计时间,解决工业和医疗系统中常见的电路板空间和密度问题。这些µModule产品是完整的电源管理解决方案,在紧凑型表贴BGA或LGA封装内集成DC-DC控制器、功率晶体管、输入和输出电容、补偿组件和电感。利用ADI公司µModule产品进行设计可以将完成设计过程所需的时间减少多达50%,具体取决于设计的复杂程度。µModule系列将元件选型、优化和布局等设计负担从设计人员转移到器件上,可缩短整体设计时间,减少系统故障,最终加快产品上市时间。 此外,ADI公司的µModule解决方案将分立式电源、信号链和隔离设计中常用的关键元件集成在紧凑的IC式外形尺寸中。在ADI公司严格的测试和高可靠性流程的支持下,µModule产品系列简化了功率转换的设计和布局。 µModule系列产品涵盖了广泛的应用,包括终端负载稳压器、电池充电器、LED驱动器、电源系统管理(PMBus数字管理电源)和隔离式转换器。作为高集成度解决方案且每个器件都提供PCB Gerber文件,µModule电源产品可在满足时间和空间限制的同时提供高效率、高可靠性,某些产品还提供符合EN 55022 B类标准的低EMI解决方案。 随着设计资源因为系统复杂性的提高和设计周期的缩短而变得紧张,关注重点落在了系统关键知识产权的开发上。这常常意味着电源受到忽视,直到开发周期的后期才予以解决。由于时间很短,而且专业电源设计资源可能有限,因此需要开发出尺寸尽可能小的高效率解决方案,同时可能要对PCB的反面加以运用,使空间利用率最大化。 µModule稳压器为此提供了理想的答案。此概念内部复杂,但外部简单——既有开关稳压器的效率,又有线性稳压器的易设计性。认真负责的设计、PCB布局和元件选择对于开关稳压器设计非常重要,很多经验丰富的设计人员在职业生涯的早期闻到了电路板燃烧的独特香味。当时间短或电源设计经验不足时,现成的µModule稳压器可节省时间并降低风险。 ADI公司µModule系列最近的一个实例是LTM4661同步升压µModule稳压器,其采用6.25 mm×6.25 mm×2.42 mm BGA封装。封装中包含开关控制器、功率FET、电感和所有支持元件。在1.8 V至5.5 V的输入范围内工作时,它可以提供2.5 V至15 V的稳压输出,输出电压通过单个外部电阻设置。只需要一个输入和输出体电容。 图1.3.3 V至5 V输入,提供最高800 mA的12 V电压,采用外部时钟。 LTM4661效率很高,从3.3 V输入升压至12 V输出时,效率高于87%。效率曲线参见图2。 图2.LTM4661的效率与输出电流的关系,从3.3 V输入升压为5 V至15 V输出。 图3显示了LTM4661的实测热图像:3.3 V输入,12 V、800 mA直流输出,200 LFM气流,无散热器。 图3.LTM4661的热图像:3.3 V输入,12 V、0.8 A输出,200 LFM气流,无散热器。 结论 近年来,物联网设备的部署爆炸式增长,其中包括各种用于军事和工业应用领域的产品。新一波产品,包括装有传感器的医疗和科学仪器,一直是近年来市场的重要推动因素,现已开始出现显著增长的迹象。与此同时,这些系统的空间和热设计限制催生了一类新型功率转换器,要求其实现小尺寸、紧凑且热效率高的必要性能指标,以为诸如功率放大器等内部电路供电。幸运的是,最近发布的LTM4661升压型µModule稳压器之类的器件简化了电源设计人员的工作。 最后,在此类应用中使用µModule稳压器是很有意义的,因为它能显著缩短调试时间并提高电路板面积利用率。由此将能降低基础设施成本,以及产品生命周期的总拥有成本。

    ADI 物联网 IoT 功率转换器件

  • 华为神秘黑科技专利曝光网络:手机最大痛点将迎刃而解!

    华为神秘黑科技专利曝光网络:手机最大痛点将迎刃而解!

    广大的智能手机用户如今早已习惯了每晚睡前给手机充电,否则第二天的使用肯定会受到影响。由于锂离子电池无法跟上智能手机在屏幕尺寸和性能上的增长,很少有旗舰手机能坚持超过一天的频繁使用。 电池技术为何会成为智能手机的短板?它在未来又能有多大的进步空间? 在目前智能手机的可充电电池当中,锂元素是存在于电解液而非阳极当中的,这也就限制了电池的能效和寿命。如果可以研发出锂阳极,那我们的电池就能变得更轻、更小、更耐久,充电速度也会更快。 锂离子电池的阳极目前都是由石墨制成的,科学家认为,这种材质的能力如今已经抵达了极限。 近日,从国家知识产权局获悉,日前华为技术有限公司申请“硅碳复合材料及其制备方法和锂离子电池”发明专利,该专利于2019年7月31日申请,申请公布号为CN112310363A。 专利摘要显示,本发明实施例提供一种硅碳复合材料,包括内核和包覆在内核表面的碳层。该硅碳复合材料内部孔隙尺寸小,可有效降低硅材料与电解液的接触面积,减少副反应的发生,延长电池使用寿命。与此同时,硅材料均匀分散在石墨骨架周围,无团聚,使得石墨骨架能够有效地缓解硅材料的体积膨胀和收缩,提高复合材料结构稳定性和能量密度。 其中,内核包括石墨骨架、填充在石墨骨架结构中的无定形碳、以及均匀分布在无定形碳中的硅材料,硅碳复合材料内部仅具有孔径小于或等于50nm的孔隙结构,不存在孔径大于50nm的孔隙结构。 根据专利背景技术,为了综合石墨和硅材料两者的性能,业界开发了硅碳复合材料。目前公认的可实用化的硅碳复合材料,是用纳米硅、石墨、碳造粒形成的二次颗粒。 但由于纳米硅和石墨在粒径上存在2个数量级的差别,并且纳米硅较高的表面能易团聚,这就导致纳米硅和石墨难以均匀的分散,纳米硅往往会团聚在石墨表面或者集中在某个位置,导致颗粒局部体积膨胀收缩率较大,石墨基材无法很好地吸收和缓解硅的膨胀,最终导致复合材料结构破坏、性能衰退。 本发明实施例还提供了该硅碳复合材料的制备方法和包含该硅碳复合材料的锂离子电池。 硅基材料作为锂离子电池负极具有容量高、来源广泛以及环境友好等优势,有望替代目前应用广泛的石墨负极成为下一代锂离子电池的主要负极材料。 循环中发生团聚。因此Si/C复合材料综合了二者的优点,表现出高比容量和较长循环寿命,有望代替石墨成为新一代锂离子电池负极材料。 同时,专利还提供了该硅碳复合材料的制备方法和包含该硅碳复合材料的锂离子电池,该锂离子电池可为手机、平板电脑、笔记本电脑、便携机、智能穿戴产品等电子产品供电。 碳与硅相近似的化学性质,为两者的紧密结合提供了理论依据,所以碳常用作与硅复合的首选基质。深圳方泰,方圆有度、安若泰山,咨询热线:0755-27826396.硅通常与石墨、石墨烯、无定型碳和碳纳米管等不同的碳基质制备复合材料。在硅碳复合的体系各组分作用为: 硅/碳复合负极材料概述 (1)硅:主要作为活性物质,提供容量; (2)碳材料:一般作为分散基质,限制硅颗粒的体积变化,并作为导电网络维持电极内部良好的电接触。 理论上,硅/碳复合材料储锂容量高,导电性能好,但要成为可商用的锂离子电池负极材料,面临着两个基本的挑战:循环稳定性差和可逆循环容量保持率低。 锂离子电池是一种二次电池(充电电池),它主要依靠锂离子在正极和负极之间移动来工作。在充放电过程中,Li+ 在两个电极之间往返嵌入和脱嵌:充电时,Li+从正极脱嵌,经过电解质嵌入负极,负极处于富锂状态;放电时则相反。 2019年10月9日,瑞典皇家科学院宣布,将2019年诺贝尔化学奖授予约翰·古迪纳夫、斯坦利·惠廷厄姆和吉野彰,以表彰他们在锂离子电池研发领域作出的贡献。 手机电池一般为锂离子电池。锂离子电池由正极、负极、隔膜、电解液组成,正负极浸润在电解液中,锂离子以电解液为介质在正负极之间运动,实现电池的充放电。为避免正负极通过电解液发生短路,需要用隔膜将正负极分隔。 手机厂商为提升电池的能量密度,使用了较薄的隔膜,以便在有限的体积中储存更多电能。厚度的降低增大了隔膜的生产难度,易造成质量缺陷,使隔膜不能有效隔离正负极,进而引发电池的短路与爆炸。 至于电池技术下一步要如何发展,这个问题目前还难以回答。尖端领域的科学家正在尝试当中不断学习,这也就是为什么每年都有许多超级电池技术的来了又去。 简而言之,电池技术是一门非常复杂的学科,即便汇集了世界上最聪明的头脑,但它的发展依然非常缓慢,我们也不会看到凭空出现的开创性电池项目。 至于华为锂电池更多详细信息,我们拭目以待。不如让我们一起期待一下。由于该电池技术仍在开发中,因此后续会有更多信息曝光出来,21ic会持续跟进。

    模拟技术 华为 电池 专利

  • Microchip的PolarFire SoC FPGA在贸泽开售,率先采用RISC-V处理器 性能大幅提升

    Microchip的PolarFire SoC FPGA在贸泽开售,率先采用RISC-V处理器 性能大幅提升

    2021年2月5日 – 专注于引入新品并提供海量库存的电子元器件分销商贸泽电子 (Mouser Electronics) 即日起开始备货Microchip Technology的PolarFire™ SoC FPGA系列产品。PolarFire片上系统 (SoC) 现场可编程门阵列 (FPGA) 拥有低功耗、防御级安全性以及热效率,是物联网 (IoT) 器件等互连系统和智能应用的理想之选。 贸泽电子备货的Microchip PolarFire SoC FPGA内含一个基于RISC-V指令集体系结构 (ISA) 且支持五核Linux的处理器子系统,以及一个灵活的大容量L2存储器子系统。PolarFire SoC FPGA具有优异的低功耗性能,与同类FPGA相比功耗可降低高达50%。此外,此器件还具有12.7Gbps收发器以及25k到460k个逻辑单元。 基于RISC-V的SoC FPGA属于Microchip RISC-V生态系统,这是支持各种操作系统和生态系统合作伙伴的工具套件和设计资源组合。此高性能SoC FPGA支持各种应用,包括影像和机器学习、工业自动化、国防、汽车和通信系统。 PolarFire SoC FPGA还具有配套的PolarFire SoC FPGA Icicle套件。此低成本开发平台采用板载存储器(包括LPDDR4、QSPI和eMMC闪存),可立即运行Linux系统。除了板载PolarFire SoC FPGA外,Icicle套件还包括一个用于监视各种电源域的多轨电源传感器,以及PCIe根端口、mikroBUS和Raspberry Pi扩展端口。PolarFire SoC FPGA Icicle套件支持一系列有线连接选项,有助于快速实现原型设计,加速产品上市。

    贸泽电子 FPGA Microchip 处理器

  • 应用电路板的多轨电源设计——第2部分:布局技巧

    应用电路板的多轨电源设计——第2部分:布局技巧

    简介:工程师在不断发展的时代所面临的挑战 电源设计可以分为三个阶段:(A)设计策略和IC选择,(b)原理图设计、仿真和测试,以及(c)器件布局和布线。在(a)设计和(b)仿真阶段投入时间可以证明设计概念的有效性,但真正测试时,需要将所有一切组合在一起,在测试台上测试。在本文中,我们将直接跳到步骤(c),因为目前已有大量资料介绍ADI的模拟和设计电源工具,都可免费下载,例如LTpowerPlanner®、LTpowerCad®、LTspice®和LTpowerPlay®。此专题的第一部分主要介绍(a)策略。 此专题分两部分讨论,本文是第二部分,主要介绍在设计多轨电源时可能会忽略的一些问题。第一部分着重介绍策略和拓扑,本文则重点讨论功率预算和电路板布局的细节。由于许多应用电路板需要多个电源轨道,所以这个分两部分介绍的专题详细介绍多电源电路板解决方案。目标是通过合理的器件定位和路由来实现高质量的初始设计,以重点突出一些功率预算和路由技巧。 在电源设计中,精心的布局和布线对于能否实现出色设计至关重要,要为尺寸、精度、效率留出足够空间,以避免在生产中出现问题。我们可以利用多年的测试经验,以及布局工程师具备的专业知识,最终完成电路板生产。 精心的设计的效率 设计从图纸上看起来可能毫无问题(也就是说,从原理图角度),甚至在模拟期间也没有任何问题,但真正的测试其实是在布局、PCB制造,以及通过载入电路实施原型制作应力测试之后。这部分使用真实的设计示例,介绍一些技巧来帮助避开陷阱。我们将介绍几个重要概念,以帮助避开设计缺陷和其他陷阱,以免未来需要重新设计和/或重新制作PCB。图1显示在没有进行细致测试和余量分析的情况下,在设计进入生产之后会如何造成成本急速上涨。 图1.生产的电路板出现问题时,成本可能急速上涨 功率预算 您需要注意在正常情况下按预期运行,但在全速模式或不稳定数据开始出现时(已排除噪声和干扰之后)不能按预期运行的系统。 退出级联阶段时,要避免限流情况。图2所示为一个典型的级联应用:(A) 显示由产生3.3 V电源,电流最大500 mA的ADP5304降压稳压器(PSU1)构成的设计。为了提高效率,设计人员应分接3.3 V电轨,而不是5 V输入电源。3.3 V输出被进一步切断,以为PSU2 (LT1965)供电,这款LDO稳压器用于进一步将电压降低至2.5 V,且按照板载2.5 V电路和IC的要求,将最大输出电流限制在1.1 A。 这种系统存在一些很典型的隐藏问题。它在正常情况下能够正常运行。但是,当系统初始化并开始全速运行时——例如,当微处理器和/或ADC开始高速采样时——问题就出现了。由于没有稳压器能在输出端生成高于输入端的电压,在图2a中,用于为合并电路VOUT1和VOUT2供电的VOUT1最大功率(P = V × I)为3.3 V × 0.5 A = 1.65 W。得出此数值的前提是效率为100%,但是因为供电过程中会出现损耗,所以实际功率要低于该数值。假定2.5 V电源轨道的最大可用功率为2.75 W。如果电路试图获取这么多的功率,但这种要求得不到满足,就会在PSU1开始限流时出现不规律行为。电流可能由于PSU1而开始限流,更糟的是,有些控制器因过流完全关断。 如果图2a是在成功排除故障后实施,则可能需要更高功率的控制器。最理想的情况是使用与引脚兼容、电流更高的器件进行替换;最糟糕的情况下,则需要完全重新设计和制造PCB。如果能在概念设计阶段开始之前考虑功率预算,则可以避免潜在的项目计划延迟(参见图1)。 在考虑这一点的情况下,先创建真实的功率预算,然后选择控制器。包括您所需的所有电源电轨:2.5 V、3.3 V、5 V等。包括所有会消耗每个电轨功率的上拉电阻、离散器件和IC。使用这些值反向工作,以如图2b所示,估算您需要的电源。使用电力树系统设计工具,例如LTpowerPlanner(图3)来轻松创建支持所需的功率预算的电力树。 图2.避开电力树中的限流设计缺陷 图3.LTpowerPlanner电源树 图4.物理接触和电流处理能力 布局和布线 正确的布局和布线可以避免因错误的走线宽度、错误的通孔、引脚(连接器)数量不足、错误的接触点大小等导致轨道被烧毁,进而引发电流限制。下面章节介绍了一些值得注意的地方,也提供几个PCB设计技巧。 连接器和引脚接头 将图2中所示的示例的总电流扩展至17 A,那么设计人员必须考虑引脚的电流处理接触能力,如图4所示。一般来说,引脚或接触点的载流能力受几个因素影响,例如引脚的大小(接触面积)、金属成分等。直径为1.1 mm1的典型过孔凸式连接引脚的电流约为3 A。如果需要17 A,那么应确保您的设计具有足够多的引脚,足以处理总体的载流容量。这可以通过增大每个导体(或触点)的载流能力来轻松实现,并保留一些安全裕度,使其载流能力超过PCB电路的总电流消耗。 在本例中,要实现17 A需要6个引脚(且具备1A余量)。VCC和GND一共需要12个引脚。要减少触点个数,可以考虑使用电源插座或更大的触点。 布线 使用可用的线上PCB工具来帮助确定布局的电流能力。一盎司电轨宽度为1.27 mm的铜质PCB的载流能力约为3 A,电轨宽度为3 mm时,载流能力约为5 A。还要留出一些余量,所以20 A的电轨的宽度需要达到19 mm(约20 mm)(请注意,本例未考虑温度升高带来的影响)。从图4可以看出,因为受PSU和系统电路的空间限制,无法实现20 mm电轨宽度。要解决这个问题,一个简单的解决方案是使用多层PCB。将布线宽度降低到(例如)3 mm,并将这些布线复制到PCB中的所有层上,以确保(所有层中的)布线的总和能够达到至少20 A的载流能力。 过孔和连接 图5显示一个过孔示例,该过孔正在连接控制器的PCB的多个电源层。如果您选择1 A过孔,但需要2 A电流,那么电轨宽度必须能够携带2 A的电流,且过孔连接也要能够处理这个电流。图5所示的示例至少需要两个过孔(如果空间允许,最好是三个),用于将电流连接至电源层。这个问题经常被忽略,一般只使用一个过孔来进行连接。连接完成后,这个过孔会作为保险丝使用,它会熔断,并断开与相邻层的电源连接。设计不良的过孔后期很难改善和解决,因为熔断的过孔很难注意到,或者被其他器件遮住。 图5.过孔连接 请注意关于过孔和PCB电轨的下列参数:电轨宽度、过孔尺寸和电气参数受几个因素影响,例如PCB涂层、路由层、工作温度等,这些因素最终会影响载流能力。以前的PCB设计技巧没有考虑这些依赖关系,但是,设计人员在确定布局参数时,需要注意到这些。目前许多PCB电轨/过孔计算器都可在线使用。设计人员在完成原理图设计后,最好向PCB制造商或布局工程师咨询这些细节。 避免过热 有许多因素会导致生热,例如外壳、气流等,但本节主要讲述外露的焊盘。带有外露焊盘的控制器,例如LTC3533、ADP5304、ADP2386、ADP5054等,如果正确连接至电路板,其热阻会更低。一般来说,如果控制器IC的功率MOSFET是置于裸片之中(即是整片式的),该IC的焊盘通常外露,以便散热。如果转换器IC使用外部功率MOSFET运行(为控制器IC),那么控制IC通常无需要使用外露焊盘,因为它的主要制热源(功率MOSFET)本身就在IC外部。 通常,这些外露的焊盘必须焊接到PCB接地板上才有效。根据IC的不同,也有一些例外,有些控制器会指明,它们可以连接至隔离的焊盘PCB区域,以作为散热器进行散热。如果不确定,请参阅有关部件的数据表。 当您将外露的焊盘连接到PCB平面或隔离区域时,(a)确保将这些孔(许多排成阵列)连接到地平面以进行散热(热传递)。对于多层PCB接地层,建议利用过孔将焊盘下方所有层上的接地层连在一起。如需更多信息,请参阅“散热设计基础”教程 MT-093、2AN136:“非隔离开关电源的PCB布局考量,”3,以及AN139:“电源布局和EMI。” 请注意,关于外露焊盘的讨论是与控制器相关。在其他IC中使用外露焊盘可能需要使用极为不同的处理方法。如需了解更多与使用外露焊盘相关的讨论,请访问EngineerZone。® 结论与汇总 要设计低噪声、不会因为电轨或过孔烧毁而影响系统电路的电源,从成本、效率、效率和PCB面积大小各方面来说都是一项挑战。本文强调了一些设计人员可能会忽略的地方,例如使用功率预算分析来构建电力树,以支持所有的后端负载。 原理图和模拟只是设计的第一步,之后是谨慎的器件定位和路由技术。过孔、电轨和载流能力都必须符合要求,并接受评估。如果接口位置存在开关噪声,或者开关噪声到达IC的功率引脚,那么系统电路会失常,且难以隔离并排除故障。

    ADI 多轨电源 应用电路板 布局技巧

  • ADI公司宣布推出状态监控开发平台

    ADI公司宣布推出状态监控开发平台

    中国,北京 – Analog Devices, Inc. (ADI)今天推出一款完整的状态监控(CbM)开发平台,旨在帮助加速状态监控硬件、软件和算法的开发。CN0549能针对机械固定的宽带宽传感器数据进行可靠的高保真数据采集。该开发平台的开源软件接口简化了从嵌入式系统到那些应用广泛的数据分析工具(例如MATLAB®和Python)的连接。CN0549支持实时振动数据处理,可加快用于预测性维护服务的机器学习算法的开发。此平台非常灵活,所有专业的工程师都可以利用CN0549加快状态监控开发,并显著降低开发成本和风险。 参考设计的关键特点: • 宽带(DC至10 kHz)MEMS振动传感器,与现有符合IEPE压电的接口兼容。 • 特有的机械安装立方体,可实现MEMS振动传感器的全带宽机械转换功能。 • 适用于IEPE传感器的宽带、高保真数据采集系统参考设计。 • 带有行业标准开源软件的嵌入式网关,支持数据处理。 • 借助分步示例将振动数据以流形式传输到常用机器学习环境(例如MATLAB、TensorFlow和其他基于Python的工具)中以进行算法开发。 报价与供货

    ADI 振动传感器 ADI CbM

  • 贸泽开售用于PCIe 4.0 设计的Intel Agilex F系列FPGA开发套件

    贸泽开售用于PCIe 4.0 设计的Intel Agilex F系列FPGA开发套件

    2021年2月4日 – 专注于引入新品推动行业创新的电子元器件分销商贸泽电子 (Mouser Electronics) 即日起开售Intel® Agilex™ F系列现场可编程门阵列 (FPGA) 开发套件。套件中的PCI-SIG兼容开发板让工程师能够使用板载Agilex F系列FPGA来开发和测试PCI Express (PCIe) 4.0设计。该套件提供配备所有软硬件的完整设计环境,能够使用硬件处理器系统 (HPS) 评估SoC功能和性能。 贸泽电子供应的Intel Agilex F系列FPGA开发套件搭载Agilex F系列FPGA,含1400 KLE,并采用2486 球的BGA封装。这个多功能开发套件包含四个DDR4 DIMM插槽和两个DDR4 DIMM模块。该套件的HPS接口支持UART、以太网、SD卡插槽、eMMC和Mictor连接器。另外该套件还配有PCIe x16 Gen 4金手指,连接到P-Tile收发器。该套件内含完整的软件资产,包括设计示例、电路板设计文件、说明文档以及Intel Quartus®Prime Pro Edition软件。 Agilex系列FPGA和SoC将于近期推出,提供定制化解决方案,解决网络、嵌入式和数据中心等市场上以数据为中心的业务挑战。高性能Agilex系列采用异构3D系统级封装技术,集成基于10nm工艺技术的FPGA架构。FPGA和SoC具有众多特色,包括强大的存储器集成、强化的协议支持、第二代Intel Hyperflex™ FPGA架构以及可配置的DSP引擎。

    贸泽电子 FPGA 贸泽 现场可编程门阵列

  • 应用电路板的多轨电源设计——第1部分:策略

    应用电路板的多轨电源设计——第1部分:策略

    简介:工程师在不断发展的时代所面临的挑战 紧迫的时间表有时会让工程师忽略除了VIN、VOUT和负载要求等以外的其他关键细节,将PCB应用的电源设计放在事后再添加。遗憾的是,后续生产PCB时,之前忽略的这些细节会成为难以诊断的问题。例如,在经过漫长的调试过程后,设计人员发现电路会随机出现故障,比如,因为开关噪声,导致随机故障的来源则很难追查。 此专题分两部分讨论,本文是第一部分,主要介绍在设计多轨电源时可能会忽略的一些问题。第一部分着重介绍策略和拓扑,第二部分重点讨论功率预算和电路板布局的细节,以及一些设计技巧。许多应用电路板都使用电源来偏置多个逻辑电平,本系列文章将探讨多电源电路板解决方案。旨在实现首次即正确的设计拓扑或策略。 选择繁多 对于特定的电源设计,可能有多种可行的解决方案。在下面的示例中,我们将介绍多种选择,例如单芯片电源与多电压轨集成电路(IC)。我们将评估成本和性能取舍。探讨低压差(LDO)稳压器与开关稳压器(一般称为降压或升压稳压器)之间的权衡考量。还将介绍混合方法(即LDO稳压器和降压稳压器的混合与匹配),包括电压输入至输出控制(VIOC)稳压器解决方案。 在本文中,我们将分析开关噪声,以及在开关电源设计无法充分滤波时,PCB电路会受哪些影响。从总体设计角度来看,还需考虑成本、性能、实施和效率等因素。 例如,如何根据给定的一个或多个电源实现多电源拓扑优化设计?我们将藉此深入探讨设计、IC接口技术、电压阈值电平,以及哪类稳压器噪声会影响电路。我们将分析一些基本逻辑电平,例如5 V、3.3 V、2.5 V和1.8 V晶体管-晶体管逻辑(TTL)、互补金属氧化物半导体(CMOS),及其各自的阈值要求。 本文还会提及正发射极耦合逻辑(PECL)、低压PECL(LVPECL)和电流模式逻辑(CML)等先进逻辑,但不会详细介绍。这些都是超高速接口,对于它们来说,低噪声电平非常重要。设计人员需要知道如何避免信号摆幅引起的这些问题。 在电源设计中,成本和性能要求并存,所以设计人员必须仔细考虑逻辑电平和对干净电源的要求。在公差和噪声方面,通过设计实现可靠性并提供适当裕量,也可以避免生产问题。 设计人员需要了解与电源设计相关的权衡考量:哪些可实现?哪些可接受?如果设计达不到要求的性能,那么设计人员必须重新审视选项和成本,以满足规格要求。例如,多轨器件(例如ADI公司的ADP5054)可以在保持成本高效的同时提供所需的性能优势。 典型设计示例 我们先来举个设计示例。图1显示将12 V和3.3 V输入电源作为主电源的电路板框图。主电源必须降压,以便针对PCB应用产生5 V、2.5 V、1.8 V,甚至3.3 V电压。如果外部3.3 V电源能够提供足够的电源和低噪声,那么可以直接使用3.3 V输入电轨,无需额外调节,以免产生额外成本。如果不能,则可以使用12 V输入电轨,通过降压至PCB应用所需的3.3 V来满足电源要求。 图1.需要多轨电源解决方案的应用电路板概览 逻辑接口概述 PCB一般使用多个电源。IC可能仅使用5 V电源;或者,它可能要求多个电源,输入/输入接口使用5 V和3.3 V,内部逻辑使用2.5 V,低功耗休眠方式使用1.8 V。低功耗模式可能始终开启,用于定时器功能、管理等逻辑,或用于中断时启用唤醒模式,或者用于IRQ引脚,以启用IC功能并为其供电,也就是5 V、3.3 V和2.5 V电源。所有这些或其中部分逻辑接口通常都在IC内部。 图2显示了标准逻辑接口电平,包括各种TTL和CMOS阈值逻辑电平,以及它们可接受的输入和输出电压逻辑定义。在本文中,我们将讨论何时将输入逻辑驱动至低电平(用输入电压低(VIL)表示),何时驱动至高电平(用输入逻辑电平高(VIH)表示)。我们将重点分析VIH,即图2中标记为“Avoid”的阈值不确定区域。 在所有情况下,必须考虑±10%的电源公差。图3显示了高速差分信号。本文将着重探讨图2所示的标准逻辑电平。 开关噪声 未经过充分滤波时,开关稳压器降压或升压电源设计可能产生几十毫伏至几百毫伏的开关噪声,尖峰可能达到400 mV至600 mV。所以,了解开关噪声是否会给使用的逻辑电平和接口造成问题非常重要。 安全裕度 为确保提供合适的安全裕度,实现可靠的PSU,一条设计经验法则是采用最糟糕情况下的–10%公差。例如,对于5 V TTL,0.8 V的VIL变成0.72 V,对于1.8 V CMOS,0.63 V的VIL变成0.57 V,阈值电压(VTH)也相应降低(5 V TTL VTH = 1.35 V,1.8 V CMOS VTH = 0.81 V)。开关噪声(VNS)可能为几十毫伏到几百毫伏。此外,逻辑电路本身也会产生信号噪声(VN),即干扰噪声。总噪声电压(VTN = VN + VNS)可能在100 mV至800 mV之间。将VTN添加至标称信号中,以生成总信号电压(VTSIG):实际的总信号(VTSIG = VSIG + VTN)会影响阈值电压(VTH),进一步扩大了avoid区域。VTH区域内的信号电平是不确定的,在该区域内,逻辑电路可以任意随机翻转;例如,在最糟糕的情形下,会错误触发逻辑1,而不是逻辑0。 图2.标准逻辑接口电平 图3.高速差分逻辑接口电平 图4.ADP2386的(a)典型电路和(b)效率曲线图 多轨PSU注意事项和提示 通过了解接口输入和IC内部逻辑的阈值电平,我们现在知道哪些电平会触发正确的逻辑电平,哪些会(意外)触发错误的逻辑电平。问题在于:要满足这些阈值,电源的噪声性能需要达到什么水平?低压差线性稳压器噪声很低,但在高压降比下却并不一定高效。开关稳压器可以有效降压,但会产生一些噪声。高效低噪的电源系统应包含这两种电源的组合。本文着重介绍各种组合,包括在开关稳压器后接LDO稳压器的混合方法。 (在需要时)最大化效率和最小化噪声的方法1, 2 从图1所示的设计示例可以看出,为了充分提高5 V稳压的效率并尽可能降低开关噪声,需要分接12 V电路并使用降压稳压器,例如ADI公司的ADP2386。从标准逻辑接口电平来看,5 V TTL VIL和5 V CMOS VIL分别是0.8 V和1.5 V,仅使用开关稳压器时,也具备适当的裕度。对于这些电轨,通过使用降压拓扑可实现效率最大化,而开关噪声则低于采用5 V(TTL和CMOS)技术时的VIL。通过使用降压稳压器(例如图4a所示的ADP2386配置),效率可以高达95%,如ADP2386的典型电路和效率曲线图所示(见图4b)。如果在此设计中使用噪声较低的LDO稳压器,从VIN到VOUT的7 V压降会导致消耗大量内部功率,一般表现为产生热量和损失效率。为了以少量额外成本实现可靠设计,在降压稳压器后接LDO稳压器来产生5 V电压也是一项额外优势。 图5.典型的ADP125应用 2.5 V和1.8 V CMOS的VIL分别是0.7 V和0.63 V。遗憾的是,此逻辑电平的安全裕度尚不足以避免开关噪声。要解决此问题,有两种方案可选。第一种:如果图1所示的外部3.3 V电源具备足够功率且噪声极低,则分接这个外部3.3 V电源,并使用线性稳压器(LDO稳压器),例如ADP125(图5)或ADP1740来获得2.5 V和1.8 V电源。注意,从3.3 V到1.8 V有1.5 V压降。如果此压降会导致问题,则可以使用混合方法。第二种:如果外部3.3 V电源的噪声不低,或不能提供足够功率,则分接12 V电源,通过降压稳压器后接LDO稳压器来产生3.3 V、2.5 V和1.8 V电源;混合方法如图6所示。 加入LDO稳压器会稍微增加成本和板面积以及少量散热,但要实现安全裕度,有必要作出这些取舍。使用LDO稳压器会小幅降低效率,但可以通过保持VIN至VOUT的少量压降,使这种效率降幅达到最低:3.3 V至2.5 V,保持0.8 V,或3.3 V至1.8 V,保持1.5 V。可以使用带VIOC功能的稳压器尽可能提高效率和瞬变性能。VIOC可以调节上游开关稳压器的输出,从而在LDO稳压器两端保持合理的压降。带VIOC功能的稳压器包括LT3045、LT3042和LT3070-1。 LT3070-1是ADI公司一款5 A、低噪声、可编程输出、85 mV低压差线性稳压器。如果必须使用LDO稳压器,则存在散热问题,其中功耗= VDROP × I。例如,LT3070-1支持3 A,稳压器两端的功率降幅(或功耗)典型值为3 A × 85 mV = 255 mW。相比压差为400 mV,输出电流同样为3 A,功耗为1.2 W的一些典型LDO稳压器,LT3070-1的功耗仅为其五分之一。 或者,我们可以使用混合方法,以牺牲成本为代价来提高效率。图6中效率和性能均得到优化,其中先使用降压稳压器(ADP2386)将电压降至允许的最低电压,尽量提高效率,后接一个LDO稳压器(ADP1740)。 图6.使用ADP2386和ADP1740组合的混合拓扑 图7.适合FPGA应用的ADP5054单芯片多轨电源解决方案 1 此练习提供一个通用设计示例,用于显示一些拓扑和技术。但是,也不能忘记考虑其他因素,例如IMAX、成本、封装、压降等。 2 也提供低噪声降压和升压稳压器选项,例如Silent Switcher® 稳压器,它具备极低的噪声和低EMI。例如,从性能、封装、尺寸和布局区域来看,LT8650S 和LTC3310S具有成本高效特性。 封装、功率、成本、效率和性能取舍 量产PCB设计通常要求使用紧凑的多轨电源,以实现高功率、高效率、出色的性能和低噪声。例如,ADP5054四通道降压稳压器为FPGA等应用提供高功率(17 A)单芯片多轨电源解决方案,如图7所示。整个电源解决方案约41 mm × 20 mm大小。ADP5054本身的大小仅为7 mm × 7 mm,可以提供17 A总电流。要在紧凑空间内实现极高的功率电平,可以考虑使用ADI公司的µModule® 稳压器,例如LTM4700,可以在15 mm × 22 mm的封装大小内提供高达100 A电流。 图8.ADP5054原理图

    ADI 电路板 多轨电源 ADI

发布文章