当前位置:首页 > EDA > 电子设计自动化
[导读]针对现有的 RFID 阅读器具有体积大和不容易升级的缺点,依据 FPGA具有开发简单,静态可重复编程和动态在系统编程的特点,研究了基于 FPGA 的 RFID 阅读器,该种阅读器具有结构灵活,体积小,升级容易和方便实现不同的外设接口等优点,阅读器以 FGPA 芯片为核心,实现了 RFID 阅读器的各种设备接口,采用串口 中断服务程序接收标签的数据信息,LCD 显示标签的数据信息。在 FPGA 集成开发环境中编译,调试和综合, 使用专用下载线将程序下载到 FPGA 芯片中实现其功能。实验结果表明:FPGA 可以有效的实现 RFID 阅读器。 该方法不仅缩小了体积,而且降低了功耗,具有广泛的使用价值。

 0 引 言

  RFID 技术是从 20 世纪 80 年代走向成熟的一项自动识别技术,近年来发展十分迅速。 目前,在全世界,基于 RFID 技术的电子标签,使用已经 非常广泛了,这主要取决于它的特性,RFID 标签可以使用在几乎所有的物理对象上。RFID 技术在 工业自动化,物体跟踪,交通运输控制管理,防伪校园卡,电子钱包,行李标签,收费系统,医用装 置,电子物品的监控和军事用途等方面已经得到了广泛的应用。例如第二代居民身份证,使用基于 ISO/IEC4443-B 标准的 13.56 MHz 电子标签,该项 目可以说国内乃至国际上最大的RFID 应用的项目之一。

  RFID 系统由阅读器(Reader),电子标签( Tag) 和后台数据库组成 ,见图1。阅读器从附着在物品上的Tag中读取数据,这些数据在阅读器或送给 后台的数据库应用程序进行处理。阅读器作为RFID 系统中的关键部件通过天线与电子标签进行无线 通信,可以实现对标签识别码和内存数据的读出或 写入操作。


 

图 1 RFID 系统构成。

  FPGA 具有开发简单,静态可重复编程和动态在系统编程的特点,已经成为当今应用最广泛的 可编程专用集成电路。目前在 FPGA 的集成开发环 境中提供各种 I/O 接口的 IP 核,方便实现各种 I/O 接口。

  现有的RFID 阅读器一般是由ARM( AdvancedRISC Machines)结构体系实现的,一般体积较大,不容易升级。本文研究和实现了基于FPGA 的阅读器,这种阅读器具有结构灵活、体积小、升级容易、方便实现不同的外设接口等优点。

  论文结构如下第一部分描述阅读器的总体结构,第二部分是硬件部分结构,第三部分是软件部分结构,第四部分是阅读器的实现。

  1 基于FPGA 的RFID 阅读器总体结构

  阅读器是由FPGA、射频模块、LCD 和FLASH构成的,阅读器的系统结构见图2。 标准串口向射频模块发送对标签操作的命令,用于接收从射频模块返回的标签中的内容,LCD 显示标签信息,系统控制程序是系统的核心程序,它协调各部分的运行, FLASH 存储器存放数据。


 

图2 阅读器的系统结构

  FPGA 实现的外部接口有:串口、LCD 接口、FLASH 接口和键盘接口等,射频模块内部含有符合RFID 标准的标签操作程序,能够执行来自串口的操作标签的命令,返回标签的信息。

  2 阅读器的硬件部分结构

  阅读器是以FPGA 为核心,控制数据处理交换的模块结构。FPGA 实现的模块有:各个外设接口和CPU 模块,这些模块由该FPGA 内部的可编程逻辑电路实现的,它完成与射频模块的通信,射频模块前端与标签的空中接口通信读取标签信息,FPGA 从串口模块取回标签信息送LCD 显示,硬件结构如图3。


 

图 3 阅读器的硬件结构。

  3 阅读器软件部分结构

  程序的执行从键盘的触发开始,此时通过串口向射频模块发送读标签命令,射频模块返回标签的信息,触发串口中断服务程序执行,将读出的信息放入FIFO 对列,将结果送LCD 显示。软件部分程序执行流程图见图4。


 

图4 软件部分程序执行流程。

  4 阅读器的实现

  本文使用日立产射频模块、2.4GHz 电子标签、Xilinx Spartan-3 LC1500 开发板、Xilinx PlatformStudio 7.1i 集成开发环境和Xilinx ISE 7.1i 集成开发环境硬件连接见图5。FPGA 开发板设计一个串口连接射频模块,用于向射频模块发送标签操作命令和接收标签的信息。图中URAT 为设计的串口,G16和H16 为FPGA 的I/O 引脚,74LS04 为电平转换模块。1602 为液晶显示模块。


 

图5 硬件连接。

  4.1 FPGA 中的CPU 模块

  嵌入式CPU 的设计是SOC 设计的核心。FPGA可以方便地实现嵌入式CPU 核[6],在FPGA 器件中嵌入式CPU 有硬核和软核两种,如Xilinx 的VirtexII器件中含有CPU 硬核POWERPC401 核,Altera 的Excalibur 器件中含有PowerTrace 核;软核如Xilinx的PicoBlaze 和MicroBlaze, Altera 的Nios, Tensilica的Xtensa 和OpenCores 的OpenRISC 软核。硬核提供了丰富的指令和功能,但不能改变其电路结构。硬核具有高速和高效的优点,但熟悉和充分掌握硬核的使用比较困难,硬核并不是所有的FPGA 器件都有的。而软核是用VHDL 语言设计实现,设计者可以根据具体需要进行设计或对软核进行适当的修改,适当增加或减少硬件电路,如寄存器数量,RAM容量和总线宽度等,,提高芯片利用率,,还可以提高CPU 运行速度,并且软核还具有使用灵活和低成本的特点。本文使用的是Microblaze 软核。

  4.2 实现过程

  在集成开发环境中添加LCD、 URAT 和DIP的软件IP 核,其中DIP 用于模拟键盘输入。然后配置各个接口IP 核的总线类型、地址范围和外部端口,在项目的UCF 文件中配置接口IP 核的引脚和FGPA 的I/O 的连接关系。

  从串口接收数据有两种方法:一种是采用定时器读;另一种采用串口的中断服务程序来读。采用定时器消耗资源比较大,本文采用串口中断的方法,当串口有数据到达时,激活串口中断服务程序,在中断服务程序中读出串口缓冲区的数据,然后写道FIFO 对列。

  URAT 中断服务程序的主要代码如下:

  Void XUartLite_InterruptHandler ( XUartLite *

  InstancePtr)

  /*判断Uart 缓冲区是否为空*/

  if(!XUartLite_mIsReceiveEmpty(RS232_BASEADD

  R))

  {

  /*接收URAT 数据*/

  Data=XUartLite_RecvByte(RS232_BASEADDR);//

  /*写入FIFO 缓冲队列*/

  Add_Queue(Data);

  }

  其中FIFO 缓冲队列是由一个自定义的数据结构和对它的操作实现的。

  下面是主程序的主要代码。

  初始化部分

  /*URAT 初始化*/

  XUartLite_Initialize( &Uart,

  XPAR_RS232_DEVICE_ID)

  /*LCD 初始化*/

  void lcd_init(unsigned int base_addr)

  /*URAT 开中断*/

  void XUartLite_EnableInterrupt ( XUartLite *

  InstancePtr)

  /*设置URAT 初始化*/

  void XUartLite_SetSendHandler(XUartLite

  * InstancePtr, XUartLite_Handler FuncPtr, void

  *CallBackRef)

  /*设置URAT 的中断服务程序*/

  void XUartLite_SetRecvHandler(XUartLite *

  InstancePtr, , XUartLite_Handler

  XUartLite_InterruptHandle, void * CallBackRef)

  初始化完成以后,然后进入一个无限循环。

  /*判断是否有键按下*/

  XGpio_InterruptGetStatus(XGpio *InstancePtr)

  /*发送读标签命令*/

  for (j=0;j<count ;j++)

  { XUartLite_SendByte(UARTLITE_0_BASEA

  DDR, *(commanda+j) );

  wait(50000);

  }

  /*如果对列不为空*/

  If(!IsEmptyQuque())

  /* 读取队列数据 */

  Read_Quque(data )

  /* 写入FLASH*/

  void flash_write(Xuint32 addr, long data)

  对FLASH 的操作首先要块檫除,然后才能写,对FLASH 写的代码如下:

  void flash_write(Xuint32 addr, long data)

  {XIo_Out32(flash_base_addr + (0x555 << 2),

  0x00aa00aa);

  XIo_Out32(flash_base_addr + (0xaaa << 2),

  0x00550055);

  XIo_Out32(flash_base_addr + (0x555 << 2),

  0x00a000a0);

  XIo_Out32(addr, data);

  return;

  }

  程序编写完成后,经过编译和消除错误后,下载到目标板,在FPGA 开发板运行程序,在LCD得到标签信息,见图6。


 

图6 标签信息在LCD 的显示

  6 结 论

  RFID 技术是近年来发展起来的一种新型的自动识别技术。FPGA 技术是未来硬件广泛使用的一种技术,本文结合将RFID 技术与FPGA 技术相结合,研究和实现了一种新结构的阅读器,基于FPGA的阅读器具有结构灵活、体积小、升级容易和易扩展等优点。本文给出了阅读器的总体结构、硬件部分结构和软件部分结构,研究了RFID 射频模块与FPGA 之间的接口实现及标签信息在LCD 显示。具有广泛的使用价值。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

9月2日消息,不造车的华为或将催生出更大的独角兽公司,随着阿维塔和赛力斯的入局,华为引望愈发显得引人瞩目。

关键字: 阿维塔 塞力斯 华为

加利福尼亚州圣克拉拉县2024年8月30日 /美通社/ -- 数字化转型技术解决方案公司Trianz今天宣布,该公司与Amazon Web Services (AWS)签订了...

关键字: AWS AN BSP 数字化

伦敦2024年8月29日 /美通社/ -- 英国汽车技术公司SODA.Auto推出其旗舰产品SODA V,这是全球首款涵盖汽车工程师从创意到认证的所有需求的工具,可用于创建软件定义汽车。 SODA V工具的开发耗时1.5...

关键字: 汽车 人工智能 智能驱动 BSP

北京2024年8月28日 /美通社/ -- 越来越多用户希望企业业务能7×24不间断运行,同时企业却面临越来越多业务中断的风险,如企业系统复杂性的增加,频繁的功能更新和发布等。如何确保业务连续性,提升韧性,成...

关键字: 亚马逊 解密 控制平面 BSP

8月30日消息,据媒体报道,腾讯和网易近期正在缩减他们对日本游戏市场的投资。

关键字: 腾讯 编码器 CPU

8月28日消息,今天上午,2024中国国际大数据产业博览会开幕式在贵阳举行,华为董事、质量流程IT总裁陶景文发表了演讲。

关键字: 华为 12nm EDA 半导体

8月28日消息,在2024中国国际大数据产业博览会上,华为常务董事、华为云CEO张平安发表演讲称,数字世界的话语权最终是由生态的繁荣决定的。

关键字: 华为 12nm 手机 卫星通信

要点: 有效应对环境变化,经营业绩稳中有升 落实提质增效举措,毛利润率延续升势 战略布局成效显著,战新业务引领增长 以科技创新为引领,提升企业核心竞争力 坚持高质量发展策略,塑强核心竞争优势...

关键字: 通信 BSP 电信运营商 数字经济

北京2024年8月27日 /美通社/ -- 8月21日,由中央广播电视总台与中国电影电视技术学会联合牵头组建的NVI技术创新联盟在BIRTV2024超高清全产业链发展研讨会上宣布正式成立。 活动现场 NVI技术创新联...

关键字: VI 传输协议 音频 BSP

北京2024年8月27日 /美通社/ -- 在8月23日举办的2024年长三角生态绿色一体化发展示范区联合招商会上,软通动力信息技术(集团)股份有限公司(以下简称"软通动力")与长三角投资(上海)有限...

关键字: BSP 信息技术
关闭
关闭