基于JTAG接口的内建修调电路的设计

摘要：为减小基准电压源的误差，提高集成电路精度，设计了一种基于JTAG接口的熔丝烧断修调电路，着重分析JTAG接口及修调技术的具体实现。通过调整电路内部结构，使基准电压在-40到85度的范围内误差不超过100ppm，并通过流片验证了该设计的可行性。

集成电路的工艺偏差问题是设计高精度电路的主要障碍之一，为提高芯片的合格率，引进修调技术已成为实现高精度集成电路的必要手段。目前，常用修调技术包括电阻薄膜激光修调、熔丝烧断修调、二极管短路修调和内嵌非挥发性存储单元的修调技术等。熔丝烧断修调通常采用大电流将熔丝电阻烧断，当修调开关少时，可引入额外的修调PAD并直接在PAD处烧写，再使用译码器。但当修调开关多时，附加的PAD会占用较大的芯片面积，为减少附加引脚或修调PAD，可使用移位寄存器通过串行接口输入数据并在芯片内部设计修调电路。为找到一组合适的开关码并将其固定，电路需有移位搜索、烧写及烧写后读值等工作模式。多重模式选择势必增加外部控制引脚，为减小芯片面积，决定采用JTAG接口来实现对串行输入式熔丝烧断修调电路的控制，通过TAP控制器及指令寄存器来控制修调模式选择。本文给出了一种基于JTAG接口的内建修调电路的设计方法，此次设计采用华虹0.35umBCD工艺实现并进行了流片验证，结果表明该电路完全实现了设计功能。

1 JTAG接口电路的设计

JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。本设计所需的JTAG接口由以下几部分组成：TAP控制器、指令寄存器及数据寄存器(这里指修调开关寄存器)，可以从图1中更直观的看出。

1.1 TAP控制器的设计

TAP控制器是一个同步状态机，把接收到的TMS和TCK信号译码，产生所需要的操作控制序列，控制电路进入相应的测试方式。设输入为tms，输出为state(即当前状态)，定义next_state为下一状态。

编写程序及测试代码，涵盖所有TAP控制器的状态，从图2的仿真结果中可以看出，随着时钟变化，state的状态在变化，TAP控制器的状态按照如下顺序变化：TEST_RESET，TEST_IDLE，SELECT_IR，CAPTURE_IR，SHIFT_IR，EXIT1_IR，UPDATA_IR，SELECT_DR，CAPTURE_DR，SHIFT_DR，EXIT1_DR，UPDATA_DR，SELECT_DR，SELECT_IR，TEST_IDLE，回到TEST_RESET状态，与测试代码一致。

1.2 指令寄存器

指令寄存器是JTAG模型结构的重要组成部分，其操作必须符合相关要求。本次通过取用指令寄存器的非公共指令部分定义新的指令用以控制修调电路的模式选择，设计中指令寄存器实际上是两个等长的寄存器，即移位寄存器和输出寄存器。在SHIFT_IR状态下，数据由TDI移入移位寄存器，在更新IR状态下，数据由移位寄存器加载到输出寄存器。目的是避免在移位过程中出现过渡数据影响系统功能。

1.3 数据寄存器

在本设计中需要用到一个修调开关寄存器，利用Spice软件进行设计，具体设计见第3节。但在验证JTAG接口功能时，需要模拟一个修调开关寄存器，给予这个假设的寄存器

相应的输入信号。根据IEEE1149.4边界扫描标准，测试逻辑结构中至少要有一个旁路寄存器(Bypass Register)。通常当芯片不在测试模式的状态时则将JTAG配置为旁路模式。将这些数据寄存器置于公用的串行输入(TDI)和串行输出(TDO)之间，由指令寄存器控制扫描路径。

2 修调电路的设计

本次设计的核心是16位熔丝烧断修调控制电路，修调的对象是电压值为2.5000V的带隙基准，可应用于带隙基准电压源芯片或包含带隙基准的系统级芯片内部。通过修调使得在-40到85度的温度范围内，在各工艺角下电压与温度关系的仿真结果为呈现出近似抛物线的形状。

修调电路的总体结构如图3所示;端口包括TCK_DR、RST_N、TDI、SHIFT/LOAD、VCC_TRIM以及PRG_EN。其中TCK_DR采用独立时钟以避免和TCK保持一致时，修调开关寄存器在不需要的情况下工作时移位和烧写引起的偏差。端口SHIFT/LOAD是数据选择器的选择端，控制信号由LOAD指令译码产生，只有在TAP为CAPTURE_DR状态且指令为READ_FUSE时为0，当指令为READ_FUSE且TAP状态为SHIFT_DR时移位，此时TCK_DR是有效的。VCC_TRIM为烧写电源，PRG_EN为烧写使能。电路首先进入的是移位搜索模式，将数据送入修调寄存器内，搜索16个数字开关对应的值，只有在指令为LOAD_DS，且TAP状态为SHIFT_DR时移位。之后进入烧写模式，在烧写控制端有效时(PRG_EN只有在指令为TRIM且TAP状态为UPDATE_ IR时才为1)，逐位依序进行烧写(烧断熔丝)。最后让其进入烧写结果读出模式，从TRIM_SD0端读出烧写的结果，如果正确，电路则进入正常工作状态。

如图4为熔丝烧断控制电路。

本次采用的HHNEC工艺中的熔丝器件叫Fuse，是多晶材料做成的，初始电阻为40 Ω。当Fuse连入电路中时，通过计算熔丝烧断过程中流过Fuse上的电流应为125 mA，并且烧写使能需要持续5 ms的高电平才能烧断。当烧写控制端PRG_EN有效，且Qi为1时，M1管导通，此时电路中要流过相当大的电流。熔丝烧断位所对应的二进制值为1，未烧断则为0。

3 仿真验证

整体功能的验证是通过在虚拟机环境下运行AdvanceMS软件进行混合仿真完成的。混仿的数字部分主要是JTAG模块，模拟部分则通过Spice文件生成网表。在温度为22.5度时，经过测试找到了一组满足基准电压要求的开关组合为0X7FC0。在-40和85度温度下经验证仿真结果与22.5度时的相同。

4 结论

本文基于华虹0.35 μm BCD工艺成功实现了一种基于JTAG接口的内建熔丝烧断修调电路的设计。实现了外部控制器对电压源内部电阻串结构的控制，通过改变电开关组合从而调整电压值。利用ADMS软件进行混合仿真调试，最后得到一组满足要求的开关组合0X7FC0，在-40、22.5和85度下，误差不超过0.000 2 V。此设计已应用在一种回路供电仪表专用芯片中，且芯片已流片成功，因此设计具有实际意义。

采用JTAG接口设计有效地减小了芯片面积，与激光修调相比，降低了设备费用成本，并且实现多个芯片同时测试及放入温箱中同时进行修调，降低了芯片的修调时间，提高了工作效率。