基于AD9857的伪随机码调相雷达发射硬件平台的设计

摘要： 根据高频地波雷达探测海洋表面动力学要素和目标的不同要求，给出基于AD9857数字正交上变频器和VXI总线传输模式，采用m系列伪随机码调相体制的高频地波雷达发射硬件平台的设计方法。
关键词： 高频雷达 软件无线电 伪随机码调相 AD9857 VXI总线

　　高频地波雷达应用于连续大面积海洋环境监测，可实时探测风、浪、流和潮等海面动力学参数。它的研制和开发对海上作业、海洋开发和国防等方面都具有重大意义[1]。
　　近年来可编程逻辑器件的飞速发展促进了软件无线电技术的发展。由于传统的基于分立器件的雷达发射和接收系统缺乏灵活性，各项参数不易更改，所以，新一代高频地波雷达系统将采用基于软件无线电思想的发射和接收通用硬件平台，实现雷达工作参数的可编程性，从而实现不同用途的探测。并且整个雷达系统将会考虑进一步提高集成度，越来越多的模块将会基于软件无线电思想设计。较之上一代高频地波雷达系统采用的调频中断连续波(FMICW)体制，新一代雷达系统采用m系列伪随机码调相体制，并且基于 AD9857数字正交上变频器和VXI总线传输模式。本文将重点介绍新一代雷达系统发射部分硬件平台中m系列伪随机码调相模块的设计。
1 通用雷达发射和接收硬件平台原理
　　根据本实验室研制的高频地波雷达对测距精度、距离分辨率等雷达参数的要求，新一代高频地波雷达系统采用40.5MHz的处理中频，射频信号频率为2M~30MHz，接收机的本振频率为42.5M~70.5MHz，其原理框图如图1所示。

　　雷达发射过程：先由可编程逻辑器件(FPGA/CPLD，下同)编程产生一m系列伪随机码调相脉冲信号，经AD9857数字正交上变频器上变频到40.5MHz后，经过滤波、功率放大和混频后得到射频信号，再由射频端电路和功率放大后，馈送到天线发送出去。雷达接收过程：天线接收到的回波信号先经射频端电路滤波和放大后，与本振信号混频得到中频信号，再经滤波放大和模数转换后送入数字下变频器降速处理得到低速的数字基带信号，最后送给可编程逻辑器件进行相关的处理。与此同时，可编程逻辑器件处理后的信号经VXI(VME Extension for Instrumentation)总线送入PC主机。这种设计的最大好处就是发射脉冲编码信号由可编程逻辑器件编程产生，修改灵活，并且接收到的回波信号的处理以及和VXI总线的接口电路都可在可编程逻辑器件中一起设计，大大提高了系统的集成度，充分体现了软件无线电思想的优势。
2 雷达发射部分设计
　　根据上述的雷达发射原理，基于AD9857数字正交上变频器的伪随机码调相体制雷达发射部分的设计方法是：整个设计选用Altera公司的FLEX10K系列芯片，在MAX+PLUSII开发环境下进行。FLEX10K系列可编程逻辑器件内的设计主要包括：m系列伪随机码调相信号系列的产生模块、AD9857的控制及串口寄存器配置模块、VXI总线接口模块三大部分。三大模块的设计是整个发射部分设计的重点和难点，同时也是关键技术所在。设计采用硬件编程语言VHDL文本输入和原理图输入相结合的设计方法。发射部分原理图如图2所示。

2.1 FPGA内各模块的设计
2.1.1 m系列伪随机码调相模块的设计
　　在通常的单频脉冲雷达系统中，采用宽度为?子、周期为T的单脉冲对频率为f0的正弦或余弦载波进行幅度控制得到脉冲调幅波。简单的脉冲雷达虽然可以获得很高的收发隔离以及很高的距离分辨率，但是它有一个很明显的缺点，就是距离分辨率和实际最大探测距离之间存在着矛盾。因为如果距离分辨率很高，则发射脉冲的宽度?子很小，工作比率很低，平均发射功率也就很低，从而导致实际探测距离减小[3]。相反，若通过增大脉冲功率来提高雷达系统的最大探测距离，则会增大发射机的难度，同时也增加了故障率。
　　为了解决上述矛盾，因而产生了脉冲压缩技术。脉冲压缩技术是使雷达系统发射宽度相对较宽而峰值功率较低的脉冲，利用该技术既可增大系统的最大探测距离，又不增加发射机的难度。脉冲压缩技术是通过在发射部分对载波编码扩频，然后在接收机中对回波进行压缩处理实现的。目前的脉冲压缩方法一般采用线性调频中断连续波(FMICM)和伪随机码调相中断连续波2种波形。新一代高频地波雷达系统将采用伪随机码调相连续波。
　　在伪随机码调相体制中，一般采用m系列的伪随机码。m序列是一种相当重要的伪随机序列，被广泛地应用在雷达系统和扩频通信等场合。m系列的特性：(1)具有随机序列的随机特性（即统计特性）。(2)是一个预先可以确定的，并且可以重复实现的确定序列。(3)有很好的自相关特性，它的自相关函数只有2个不同的值，即有双值自相关函数特性。(4)具有相同级数的线性移位寄存器可产生的最长序列。本设计采用的就是m系列伪随机码。
　　m系列伪随机码调相模块主要由如图3所示的部分组成。先由一分频器产生m 系列产生频率和调相器的工作频率。这一部分的设计要综合考虑其他部分的工作原理。因为调相器中的正弦和余弦采样离散点值的地址产生频率要取为m系列产生频率的100倍，所以分频器要先使clock进行100次分频，分频后的频率作为m系列产生时钟频率，而clock作为正弦和余弦离散采样点值的取值地址产生频率。

　　高频地波雷达系统中初步采用8级，也就是28－1＝255个码长的m系列，每片码元长度取为Te＝64μs。由于级数比较多，所以宜采用文本输入的方式产生该m系列。根据m序列的特征多项式系数与m序列产生器反馈系数的关系，可以组成一种各级系数分别是：c0=c4=c5=c6=c8=1，c1=c2=c3=c7=0[4]的8级m序列产生器。
　　二进制相位调制就是在数字基带信号码元为0时，载波相位取π，使输出波形倒相；基带信号码元为1时，载波相位取0，输出波形不变。这样就以载波的不同相位表示了相应的基带脉冲信息，实现了频率的扩展[5]。本设计中的载波信号是一系列的正弦和余弦离散采样点值。通过试验发现在每个m系列基带码元时间段，即本设计所采取的64μs内，载波采样100个点能比较好地满足设计要求。载波离散采样点值的生成，也即正弦和余弦离散采样点值块的设计要考虑AD9857数字正交上变频器的并口数据输入端对数据格式及数据输入速率的要求。此处AD9857芯片要产生I/Q 2路正交载波离散采样点值并且要对数据进行14位补码形式的格式转换。由于VHDL硬件编程语言中没有正弦和余弦产生函数，所以本设计中先用C语言产生I/Q 2路正弦和余弦离散采样点值，并转化为14位补码格式，再把14位补码格式的点值存到一ROM块中，由调相器产生它们的取值地址。本设计中选用Altera公司的FLEX10K系列芯片中含有嵌入式阵列块(EAB)，可以构造ROM存储器。
　　调相器部分主要产生ROM存储器中点值的取值地址，同时完成调相功能。当ｍ序列基带码元是0时，载波相位倒相，根据正弦和余弦波形的特点，可使寻址点在码元由1到0的跳变(jump-low＝1)时，跳变到sinπ处(即第51个点值处），即可实现倒相；当ｍ序列基带码元是1时，载波相位不变，可使寻址点在码元由0到1的跳变(jump_high＝1)时，回到sin0处（即第1个点值处）。由于在ROM存储表中先存放正弦离散采样点值的100个点，后存放余弦离散采样点值的100个点，所以该部分的VHDL寻址程序可如下设计。
　　if(count202s=″01100100″) and (jump_low=′0′) then
　　　　　　　　　--正弦离散采样点值部分
　　count202s<=″00000000″；--寻址到第100个点值处并且
　　　　　　　　　--不是码元的下跳沿时，回到第1个点值处
　　elsif(jump_high=′1′) then count202s<=″00000000″；
　　　　　　　　　--码元上跳沿时，寻址到第1个点处，调制相位为0
　　elsif( jump_low=′1′) then count202s<=″00110010″；
　　　　　　　　　--码元下跳沿时，寻址到第51个点值处，调制相位为180°
　　else count202s<=count202s+′1′；
　　end if；
　　if(reset=′1′) then count202c<=″01100101″；--余弦离散
　　　　　　　　--采样点值寻址值先初始化到第101个点值处
　　elsif (en=′1′) then
　　if(count202c=″11001001″) and (jump_low=′0′) then
　　count202c<=″01100101″；--寻址到第200个点值处并且
　　　　　　　　--不是码元的下跳沿时，回到第101个点值处
　　elsif(jump_high=′1′) then count202c<=″01100101″；
　　　　　　　　--上跳沿时，寻址到第101个点处，调制相位为0
　　elsif ( jump_low=′1′) then count202c<=″10010111″；
　　　　　　　　--码元下跳沿时，寻址到第151个点址处，调制相位为180°
　　else count202c<=count202c+′1′；
　　end if；
　　end if；
　　m 系列调相模块的编译仿真波形图如图4所示。从图4中可看出该模块的功能完全正确。

2.1.2 AD9857控制及串口配置模块
　　AD9857数字正交上变频器主要有并口和串口二大部分需要设置。并口输入数据由m系列伪随机码调相后的I/Q2路14位补码格式的基带数据流轮流提供。串口内各寄存器的配置是整个设计的关键，包括工作模式、频率控制字、时钟倍频、滤波器的内插因子和输出增益控制等参数的设置。根据串口读写时序要求本部分的设计用VHDL语言编程实现。
2.1.3 VXI总线接口模块的设计
　　VXI总线是在VME总线和GPIB总线的基础上发展起来的一种新型仪器系统总线。它吸取了VME和GPIB总线的优点，并结合仪器测量系统的自身特点而增加了许多新的性能，如零槽模块功能、资源管理器、配电、冷却和电磁兼容等[6]。新一代高频地波雷达系统即基于VXI总线传输模式。
　　VXI总线模块仪器可分为寄存器基、消息基、存储器基和扩展器件4个部分。用得较多的是前2种器件。寄存器基器件的VXI总线接口基本要求是只需具有配置寄存器，且与这种器件的通信是通过对寄存器的读、写来完成的，它不能控制其他器件，只能受其他器件的控制。消息基器件不仅应具有总线配置寄存器，而且还应能进行更高级的通信，支持更复杂的协议，如字串行协议等，它可以控制其他器件，也可被其他器件控制。
　　本设计中的信号发射模块基于寄存器基，其VXI总线接口模块中除了具有基本的配置寄存器，因该接口的通用性，它还要与接收模块等其他部分相兼容，因此其内部还有中断接口、数据传输接口等。本部分的设计也是根据VXI总线使用规范及时序要求，采用VHDL编程语言中的状态机方式实现。
2.2 数字上变频技术
　　传统的雷达发射系统一般采用锁相环（PLL）电路将模拟基带信号倍频到系统所需的载波频率上，然后再接一个模拟乘法器来完成调制功能。与传统锁相环技术相比，数字上变频技术具有频率分辨率高、相位线性变化、易于数字控制等优点，正得到越来越广泛的应用。典型的数字上变频器有AD公司的AD9856、AD9857以及Harris公司的HSP50215和Gray公司的4路发射芯片GC4114。本设计采用AD9857。AD9857数字正交上变频器一般有3种工作模式：正交调制模式、单频输出模式和内插DAC模式。工作在正交调制模式时，I/Q 2路数字基带信号交替输入，再分成2路，经过CIC滤波器、可编程内插器后送入正交调制器。DDS核提供一个正交的本振信号到正交调制器，与I/Q 2路数据相乘相加，产生一个正交调制的数据流，这些都在数字域完成。最后通过14位的DAC输出正交调制的模拟信号；工作在单频输出模式时，AD9857相当于一个DDS频率源，不接受外部数据。DDS核在频率控制字的控制下产生一个单频数字信号，再经DAC输出；工作在内插DAC模式时，输入14位的I通道数据，经过内插后再经DAC输出。该模式下对信号进行过采样操作，但保持原始信号频谱不变。在本设计中采用正交调制模式。
2.3 后续处理电路
　　由图2可知，后续处理电路主要包括经AD9857数字正交上变频器上变频后的中频模拟信号的A/D 转换、滤波和功率放大等环节。软件无线电的目标是在较高的中频、甚至射频段就开始对信号进行数字化处理，这样可以减少系统中模拟器件的数量，增加系统的灵活性。为达到此要求，ADC必须有很高的采样速率和工作带宽。为适应复杂的电磁环境，还要求ADC具有大的动态范围。此时的中频输出信号，需要高频窄带滤波器进行滤波，一般的LC滤波器是不能满足要求的，要选用工作频率稳定度高、阻带衰减特性陡峭、插入损耗小的石英晶体谐振器组成的高频窄带滤波器，放大电路部分宜采用低噪声高带宽的可调增益放大器。本设计中采用的就是90MHz带宽的低噪声可调增益放大器AD603。
3 结束语
　　基于软件无线电思想，采用m系列伪随机码调相体制的新一代高频地波雷达系统的中频将达到40.5MHz。因此一些关键技术要有所突破，主要包括数字上变频技术和数字下变频技术、高速A/D和D/A变换技术、开放式总线结构技术和高速数字信号处理技术等。本设计中的基于AD9857数字正交上变频器的伪随机码调相体制高频地波雷达发射部分系统的方案就是按上述要求实现的，并已取得了初步成功。
参考文献
1 许丹，田建生.基于DSP的雷达信号采集处理系统.武汉大学 学报（理学版），2001；(10)
2 褚振勇，翁木云.FPGA设计及应用.西安：西安电子科技大学出版社，2002
3 吴世才，杨子杰.高频地波雷达信号波形分析.武汉大学学报（理学版），2001；(10)
4 林可祥，汪一飞.伪随机码的原理与应用.北京：人民邮电出版社，1978
5 徐志军，徐光辉.CPLD/FPGA的开发与应用.北京：电子工业出版社，2003
6 林茂六，王丽.VXI总线雷达自动测试系统.哈尔滨：哈尔滨工业大学出版社，2001