基于FPGA的AVS视频解码芯片验证平台设计

摘 要： 针对AVS视频解码芯片仿真和验证的要求，提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证，从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器，可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证，其结果证明了该验证平台的正确性和可靠性。
关键词： AVS视频解码；FPGA；验证平台；软硬件协同工作

AVS是我国具备自主知识产权的第二代信源编码标准，其编码效率比MPEG-2高2～3倍，与AVC相当，但技术方案简洁，芯片实现复杂度低，是一套包含系统、视频、音频和媒体版权管理在内的完整标准体系，为数字音视频产业提供了全面的解决方案。
从2012年11月1日起，AVS标准将被强制执行，届时，所有在中国内地上市的地面数字电视接收机（包括机顶盒、一体机）必须内置AVS解码功能，否则将无法销售。由此，在未来十年时间内，高清晰度/标准清晰度AVS解码芯片的国内需求量年均将达到4 000多万片。
在芯片设计中，验证所花费的时间约占整个设计周期的70%～80%。验证成为大规模集成电路设计的主要瓶颈。一方面，视频解码器需要对大量的一致性测试码流进行验证，在考虑时序信息以后，软件的仿真速度非常慢，因此，需要基于FPGA的硬件仿真平台来提高仿真和验证的速度。另一方面，门数百万级以上的芯片设计每次投片费用巨大，投片前进行基于FPGA的验证是保证投片成功的一个必不可少的环节。
当前关于视频解码芯片的FPGA验证平台的文献并不多。参考文献[2]用2块VirtexE系列的FPGA搭建了视频解码芯片的验证平台；参考文献[2]则采用Xilinx公司的两片FPGA和Altera公司的2片E