Allegro PCB设计中Pin-Pair讲解

Pin-Pair 代表一对逻辑连接的管脚，一般是驱动和接收。Pin-Pairs 可能不是直接连接的，但是肯定存在于同一个 net 或者 Xnet（所谓 Xnet 即网络的中间可能串接电阻或者接插件，比如图 2-3 中的 U1.8 到 U3.8 的连接中间经过了一个电阻，即 Xnet，在上节已详细讲解。）。可以使用 pin-pairs 来获取 net 或者 Xnet 指定的 pin-to-pin 约束，也可以使用 pin-pairs 来获取 ECSets 通用的 pin-to-pin 约束，如果参考了某个 ECSets 会自动定义 net 或者Xnet 的pin-pairs。 可以指定 pin-pairs（比如 U1.8 U3.8）或者基于下面的格式直接提取。当从 SigXplorer导入拓扑并应用 ECSets 给 net，约束管理器基于导入的拓扑文件创建 net 或者 Xnet 的 pin-pairs。 • Longest pin-pair • Longest driver-receiver pair • All driver-receiver pairs注意：Concept HDL 数据库不能直接支持 pin-pair 对象，约束管理器能够更新和校验原理图中的 pin-pair约束。 创建 pin-pair的方法请见 3.1.1 节15~19步具体操作。Pin-Pair 规则 下面的规则应用于创建 Pin-Pairs，Pin-Pairs仅能在以下工作表中创建。• 在对象中一定要存在某个管脚，才能创建相应的 pin-pair。 • 在 All Constraints和 Timing工作表中的对象一定要有驱动和接收。 • Pin-pair length 如果已经完成走线则是两个管脚之前走线的长度，如果没走线，就是连接两个管脚的鼠线的曼哈顿距离。 • 约束管理器确定 longest/shortest pin-pair length是基于驱动和接收，如果没有任何驱动和接收，就考虑 Xnet。 • 对于相对传输延迟约束，仅仅确定 longest pin-pair。