基于FPGA的E1/VC-4数字复接器的设计与实现

摘要：在分析同步数字体系中2.048Mbps支路信号E1异步映射复用进VC-4的过程的基础上，对系统中各功能模块的设计原理进行了详细阐述，重点讨论了时钟/使能信号产生电路的功能及设计。最后，完成了E1/VC-4复接电路的设计与实现，并基于ALTERA/EP1C6T144C8环境完成了验证。

关键词：专用集成电路 同步数字体系 异步映射 数字复接器 时分复用

基于FPGA的E1 VC-4数字复接器的设计与实现.pdf