详解如何利用FPGA设计视频监控系统，VerilogHDL语言编写程序

摘 要： 提出了基于FPGA的视频监控系统整体实现方案。首先介绍了在FPGA中设计I2C总线配置模块对视频处理芯片进行合理的配置，然后简单介绍了视频信号的处理过程。经过处理后的视频信号通过乒乓机制存储到SDRAM缓存，最后按照VGA的时序送到显示器正常显示。本设计采用VerilogHDL语言编写程序，并用Modelsim软件进行仿真，采用ISE下载到Virtex-II XC2VP30 FFG896开发板实现了视频监控功能。
关键词： FPGA； 乒乓机制； Verilog HDL语言； Virtex-II开发板

一个典型的视频监视系统一般由光源、摄像头、视频转换单元、数字图像传输处理及控制系统、输入/输出单元和监视器等部分组成。现存的视频监控系统主要由工控机和视频图像采集卡构成,存在系统稳定性差、价格高昂等缺点。不断发展的FPGA具有设计周期短、灵活、可提高系统的可靠性和集成度的优点；Verilog HDL语言类似于C语言，灵活且容易上手，本文结合这两者的优点，提出了基于FPGA的视频监控系统。
1 系统模块划分
本设计的视频监控系统的大部分设计工作都集中在对FPGA的编程开发上，通过分析可将系统分为以下5个功能模块，如图1所示。

(1)视频接口模块:视频采集芯片具有多种采集方式，本设计中FPGA通过I2C总线对其内部寄存器进行配置，使其按照一定的格式进行采样。
(2)视频变换模块：对得到的视频流进行解码，识别出行、场同步信号，并且根据需要选择采集图像的大小，进而变换成RGB格式的图像数据，以便于后续显示。
(3)异步FIFO模块：由于视频处理器和SDRAM工作在不同的时钟频率下，会出现读写速度不匹配的情况，解决的方法是在两者之间添加一块异步FIFO。
(4)图像存储模块：