当前位置:首页 > 单片机 > 单片机
[导读] STM32通过FSMC读写CPLD的程序,CPLD挂在STM32的地址线和数据线上,将CPLD看做片外RAM的方式来进行读写,在我做的板子上CPLD挂在第四个区,因此基地址是0x6c000000,通过FSMC来进行读写,程序较为简单,

STM32通过FSMC读写CPLD的程序,CPLD挂在STM32的地址线和数据线上,将CPLD看做片外RAM的方式来进行读写,在我做的板子上CPLD挂在第四个区,因此基地址是0x6c000000,通过FSMC来进行读写,程序较为简单,具体的地方在函数中都有注释,仅供参考。

  1. /**************************(C)COPYRIGHTemouse2011***************************

  2. 名称:CPLD.c

  3. 功能:配置fsmc,CPLD读写函数

  4. 作者:emouse

  5. 时间:2011.1.2

  6. 版本:1.0

  7. 注意:一定要使能RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC,ENABLE);

  8. *******************************************************************************/

  9. #include"STM32Lib//stm32f10x.h"

  10. #include"hal.h"

  11. //使用第一块存储区,使用第四块,定义基地址

  12. #defineBank1_SRAM4_ADDR((uint32_t)0x6c000000)

  13. /*******************************************************************************

  14. 名称:CPLD_Init(void)

  15. 功能:配置FSMC寄存器

  16. 参数:无

  17. 时间:2011.1.15

  18. 版本:1.0

  19. 注意:实际CPLD只用了8根地址线和8根数据线

  20. 按照模式A-SRAM/PSRAM(CRAM)OE翻转模式配置读写时序时序图在STM32技术手册P332

  21. 可以按照实际连接配置地址线数据线

  22. *******************************************************************************/

  23. voidCPLD_Init(void)

  24. {

  25. FSMC_NORSRAMInitTypeDefFSMC_NORSRAMInitStructure;

  26. FSMC_NORSRAMTimingInitTypeDefp;

  27. GPIO_InitTypeDefGPIO_InitStructure;

  28. RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD|RCC_APB2Periph_GPIOG|RCC_APB2Periph_GPIOE|

  29. RCC_APB2Periph_GPIOF,ENABLE);

  30. /*--GPIOConfiguration------------------------------------------------------*/

  31. /*!

  32. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_8|GPIO_Pin_9|

  33. GPIO_Pin_10|GPIO_Pin_14|GPIO_Pin_15;

  34. GPIO_InitStructure.GPIO_Mode=GPIO_Mode_AF_PP;

  35. GPIO_InitStructure.GPIO_Speed=GPIO_Speed_50MHz;

  36. GPIO_Init(GPIOD,&GPIO_InitStructure);

  37. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_7|GPIO_Pin_8|GPIO_Pin_9|GPIO_Pin_10|

  38. GPIO_Pin_11|GPIO_Pin_12|GPIO_Pin_13|GPIO_Pin_14|

  39. GPIO_Pin_15;

  40. GPIO_Init(GPIOE,&GPIO_InitStructure);

  41. /*!

  42. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_2|GPIO_Pin_3|

  43. GPIO_Pin_4|GPIO_Pin_5|GPIO_Pin_12|GPIO_Pin_13|

  44. GPIO_Pin_14|GPIO_Pin_15;

  45. GPIO_Init(GPIOF,&GPIO_InitStructure);

  46. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1|GPIO_Pin_2|GPIO_Pin_3|

  47. GPIO_Pin_4|GPIO_Pin_5;

  48. GPIO_Init(GPIOG,&GPIO_InitStructure);

  49. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_11|GPIO_Pin_12|GPIO_Pin_13;

  50. GPIO_Init(GPIOD,&GPIO_InitStructure);

  51. /*!

  52. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_4|GPIO_Pin_5;

  53. GPIO_Init(GPIOD,&GPIO_InitStructure);

  54. /*!

  55. GPIO_InitStructure.GPIO_Pin=GPIO_Pin_12;

  56. GPIO_Init(GPIOG,&GPIO_InitStructure);

  57. /*!

  58. //GPIO_InitStructure.GPIO_Pin=GPIO_Pin_0|GPIO_Pin_1;

  59. //GPIO_Init(GPIOE,&GPIO_InitStructure);

  60. /*--FSMCConfiguration------------------------------------------------------*/

  61. p.FSMC_AddressSetupTime=0;

  62. p.FSMC_AddressHoldTime=0;

  63. p.FSMC_DataSetupTime=1;

  64. p.FSMC_BusTurnAroundDuration=0;

  65. p.FSMC_CLKDivision=0;

  66. p.FSMC_DataLatency=0;

  67. p.FSMC_AccessMode=FSMC_AccessMode_A;

  68. FSMC_NORSRAMInitStructure.FSMC_Bank=FSMC_Bank1_NORSRAM4;

  69. FSMC_NORSRAMInitStructure.FSMC_DataAddressMux=FSMC_DataAddressMux_Disable;

  70. FSMC_NORSRAMInitStructure.FSMC_MemoryType=FSMC_MemoryType_SRAM;

  71. FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth=FSMC_MemoryDataWidth_8b;

  72. FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode=FSMC_BurstAccessMode_Disable;

  73. FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait=FSMC_AsynchronousWait_Disable;

  74. FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity=FSMC_WaitSignalPolarity_Low;

  75. FSMC_NORSRAMInitStructure.FSMC_WrapMode=FSMC_WrapMode_Disable;

  76. FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive=FSMC_WaitSignalActive_BeforeWaitState;

  77. FSMC_NORSRAMInitStructure.FSMC_WriteOperation=FSMC_WriteOperation_Enable;

  78. FSMC_NORSRAMInitStructure.FSMC_WaitSignal=FSMC_WaitSignal_Disable;

  79. FSMC_NORSRAMInitStructure.FSMC_ExtendedMode=FSMC_ExtendedMode_Disable;

  80. FSMC_NORSRAMInitStructure.FSMC_WriteBurst=FSMC_WriteBurst_Disable;

  81. FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct=&p;

  82. FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct=&p;

  83. FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);

  84. /*!

  85. FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM4,ENABLE);

  86. }

  87. /*******************************************************************************

  88. 名称:CPLD_Write

  89. 功能:CPLD写时序

  90. 参数:uint8_tpBuffer-写入的数据uint32_tWriteAddr-写入的地址

  91. 时间:2011.1.15

  92. 版本:1.0

  93. 注意:在硬件设计中使用了八根地址线和数据线,因此以八位的数据写入

  94. *******************************************************************************/

  95. voidCPLD_Write(uint8_tpBuffer,uint32_tWriteAddr)

  96. {

  97. *(uint32_t*)(Bank1_SRAM4_ADDR+WriteAddr)=pBuffer;

  98. }

  99. /*******************************************************************************

  100. 名称:uint8_tSRAM_Read(uint32_tReadAddr)

  101. 功能:CPLD读

  102. 参数:uint32_tReadAddr需要读取的地址,返回读取的值

  103. 时间:2011.1.15

  104. 版本:1.0

  105. 注意:在硬件设计中使用了八根地址线和数据线,因此以八位的数据写入

  106. **************************************************

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

摘要:文中采用Quartus II开发平台,基于可编程逻辑器件CPLD设计出多波形信号发生器,可输出频率、幅度可调的三角波、正弦波和方波。任意波形模块可由用户输出用户所需的特殊波形,满足了教学实

关键字: cpld 信号发生器

  引 言   目前微米、纳米技术的研究非常活跃,使得微小技术、微型机械电子系统(MEMS)技术得到迅速发展,从而大大促进,医用器材的微型化、微观化,出现了医用光电微传感器(如无线内窥镜

关键字: cpld 无线内窥系统 jpeg-ls

  目前,许多厂商都提供通用的串行通信芯片,其传输方式分为同步方式和异步方式。其中,异步芯片大多与INTEL的8250芯片兼容;而同步方式,由于一般涉及到所支持的传输协议(BSC、HDLC、SD

关键字: FPGA cpld vhdl 通信芯片

  随着计算机科学和自动控制技术的发展,越来越多的不同种类的智能机器人出现在工厂、生活当中,机器人视觉系统作为智能机器人系统中一个重要的子系统,也越来越受到人们的重视。它涉及了图像处理、模式识别

关键字: DSP cpld 机器人 视觉系统 服务机器人

  引言   随着新技术的不断发展,数字化变电站正在兴起。在智能电网规划的推动下,未来数字化变电站将成为新建变电站的主流。众所周知,电网信号量极多且相关性很强,这给采集计算和实时监测带来

关键字: DSP 智能电网 cpld

本文中,小编将对CPLD单稳态电子电路设计进行讲解。如果你对本文即将探讨的内容具有兴趣,不妨继续往下阅读哦。

关键字: cpld 指数 电子电路设计

波形发生器有多种类型,任意波形发生器便是其中一种。对于任意波形发生器,小编曾带来相关介绍,如高速任意波形发生器的设计等。本文中,讲为大家讲解采用单片机和CPLD控制的任意波形发生器的设计。如果你对本文即将要讲解的内容存在...

关键字: cpld 任意波形发生器 波形发生器

现在FPGA运用的越来越广泛了,FPGA 即现场可编程逻辑阵列。是在 CPLD 的基础上发展起来的新型高性能可编程逻辑器件。FPGA 的集成度很高,其器件密度从数万门到数千万门不等

关键字: cpld FPGA 电路设计

可编程逻辑控制器(PLC)主机是通过背板总线支持扩展模块的连接,背板总线是PLC主机同I/O扩展模块之间的高速数据通路,支持主机和扩展模块之间的I/O数据刷新。

关键字: cpld plc 总线与接口 接口芯片

怎样在嵌入式CPU 80C186XLDRAM刷新控制单元的基础上,利用CPLD技术和80C186XL的时序特征设计一个低价格、功能完整的DRAM控制器的方法,并采用VHDL语言编程实现.

关键字: cpld dram控制器 嵌入式 嵌入式处理器
关闭