NxN MIMO基站与外部时序设计同步

本文讨论一个高性能时钟发生器如何配合一个或多个集成收发器工作，以便简化整体设计、降低复杂度和成本，同时实现出色的系统接收和发射性能。即使基站长时间丢失时序参考信号，网络中的所有其他基站仍能保持同步。针对电信基站，系统架构师需要花费相当多的精力和时间设计高性能时钟和正弦波振荡电路。单芯片收发器虽然整合了许多此类信号发生器，但仍然需要一个参考时钟。一个网络中的各基站一般相互同步，因此该参考时钟必须与一个全网络时序信号保持时序一致。

基站时钟架构
最常提到的一个基站参数是其载波（或本振）频率。产生本振的频率合成器是基站的重要组成部分，但正如所有系统设计师都知道的那样，本振只是基站需要的多个内部频率中的一个。单就收发器而言，除了向混频器级提供载波频率的本振(LO)以外，数据转换器需要采样时钟，数字滤波器需要时钟，I/O总线则通常需要数据时钟。

使用集成收发器，系统架构师可以节省大量设计时间和成本，如图1中的虚线框所示。除了接收器和发射器电路以外，单芯片收发器还集成锁相环(PLL)，以产生各种信号处理模块所需的时钟和正弦信号。不过，再高集成度的收发器也需要参考时钟输入。

诸如ADI公司AD9356和AD9357之类的单芯片2×2多输入/多输出(MIMO)收发器，提供两种不同的参考时钟选项。一种是将一个外部晶振配合片内数字控制调整电路(DCXO)使用，另一种是为器件提供一个外部时钟。AD9356/7接受32～48MHz范围内的参考时钟频率。

用户端设备(CPE)等用户站使用基站所发送的信息与无线网络同步。CPE设备会微调其本振频率，同时也会与基站主时钟保持时间同步。因此，上述外部晶振加DXCO选项是针对此应用的一种低成本、高性能解决方案。

基站会有其他要求。例如，运营商通常要求特定网络内所有站点的帧和符号边界保持时序一致。由于基站负责向其相关用户站提供时序信息，因此这一要求意味着网络内的所有基站必须锁定至一个外部时序参考。系统架构师使基站同步的方法一般有两种。一种方法是使用GPS接收机所提供的1pps（脉冲/秒）输出，另一种方法则使用IEEE 1588标准所规定的网络时序协议。无论何种情况，图1所示的收发器参考时钟输入均与时序参考（例如，1pps GPS时钟）同步。

基站参考时钟设计考虑
如图1所示，集成收发器将参考时钟用作PLL的输入。如果是RF PLL，基站会将参考时钟倍乘至最高为LO频率。此乘法系数可以是8或更大。因此，为使收发器实现高性能，参考时钟的相位噪声必须非常低。

图1  2x2 MIMO基站收发器架构

参考时钟还必须与外部时序参考同步，对于GPS，它是1pps。

同步的一个重要结果就是“保持”的概念。如果时序参考丢失（例如，建筑物在每天的某一时间段挡住GPS卫星信号），参考时钟必须保持与存在时序参考情况下一样的状态。ANSI/T1.101-19873等标准将保持要求划分为多种层次，每种层次均规定了特定时间内允许的不同最大偏移。Stratum 3E是Bellcore GR-1244-CORE4所定义的一个附加层次，它要求时钟源在24小时内的偏移量不得超过亿分之一。

正如下面的N×N MIMO系统部分所述，如果一个基站在多输入多输出架构中使用两个或更多收发器，该基站必须使所有收发器与同一时序参考同步。为了降低器件数量及成本，参考时钟应能够提供多个完全相同的输出，每个输出都能驱动不同的收发器模块。

案例研究：提供外部时钟
本案例研究使用AD9356/7 2×2 MIMO集成收发器作为基站系统的组成部分。如前所述，AD9356/7要求32～48MHz的参考时钟频率。要将此时钟与时序参考同步，需使用具有出色相位噪声性能的灵活PLL，像ADI公司的4/8通道输入网络时钟发生器/同步器AD9548完全符合这一要求。时序参考输出连接到AD9548的一路参考输入，一个低相位噪声时钟连接到系统时钟输入。输出设置为AD9356/7所需的32～48MHz参考时钟。图2显示了一个GPS同步系统的框图。

图2  采用GPS参考的基站架构

一些网络时钟发生器可以支持极宽的输入频率范围，从而提供各种不同的时序参考和低相位噪声时钟。明智选择输入频率可以简化设计，降低成本，实现最佳的发射和接收性能，并达到保持性能要求。

AD9548利用数字锁相环(DPLL)将输出时钟锁定至时序参考，而不是模拟PLL。这种技术可使系统实现极佳的保持性能，只受系统时钟源的时序漂移限制。此外，决定AD9548输出时钟相位噪声性能的因素是系统时钟的相位噪声，而不是时序参考，因此该器件可以接受高噪声时序参考，而不会将此噪声传递至其输出。

实现最高参考时钟性能
网络时钟发生器支持宽范围的输入和输出频率，从而为系统架构师优化输出时钟性能提供了许多选择。
例如，25MHz及以下频率的高稳定性时钟源相对更丰富，而且比更高频率时钟源便宜。如果图2所示的系统时钟(sysclk)输入小于50MHz，则可利用AD9548中的倍频器使系统时钟加倍，由此增加的相位噪声极小。然后利用这一更高频率，系统时钟PLL可将时钟提高到约1GHz。

设计师还必须选择DPLL输出频率及由此产生的后置分频器比率。DPLL输出频率越高，则压摆率越快，一般有助于降低相位噪声，但也可能导致杂散折回频谱中。对于AD9356/7参考时钟，一个有效的折中选择是将DPLL输出频率设为240MHz，并将后置分频比设为6，得到40MHz的最终输出频率。图3显示了AD9548在这些设置下的相位噪声。

图3    ADI公司AD9548相位噪声与频率的关系

图4显示利用AD9548提供参考时钟，并以2500MHz进行传输时AD9356输出端的积分相位噪声。AD9548评估板可以利用其自有片内系统时钟XO（出厂配置）或外部时钟。图3和图4所示为AD9548使用一个12.8MHz恒温控制晶振(OCXO)作为其系统时钟输入的情况。此测试中，AD9548未与时序参考同步。

图4 ADI公司AD9356积分相位噪声,2500MHz载波

在这种配置下，使用WiMAX 802.16e 64-QAM波形时，AD9354输出端的发射EVM典型值优于-38dB。

如前所述，为确保收发器的最终EVM尽可能低，网络时钟发生器的系统时钟源必须具有低相位噪声。此外，系统时钟源必须具备极佳的短期稳定性，特别是当1pps信号用作网络时序参考时。为了与GPS时序参考同步，网络时钟发生器必须使用非常窄的PLL带宽。因此，系统时钟源必须具有非常低的抖动，才能使网络时钟发生器PLL保持锁定。如OCXO之类的高性能时钟源满足这些要求，因而通常为基站所采用。

NxN MIMO系统
NxN MIMO系统要求多个收发器，每个收发器均要求使用相同版本的外部参考时钟。网络时钟发生器可以提供多个相同的输出，可以将这些输出分别路由至各收发器，从而免除时钟缓冲器和时钟分配器件。

AD9548最多可以提供4路差分LVDS/LVPECL输出或8路单端CMOS输出。图5中的实线框和信号表示带有共用锁相参考时钟的4×4 MIMO系统，虚线和虚线框表示该系统扩展为6×6 MIMO架构。

图5  采用GPS时序参考的NxN MIMO基站架构

采样数据通过JESD-207兼容并行端口接口在AD9356/7与BBP之间传输，AD9356/7产生并行端口数据时钟。在4×4和更高阶系统中，BBP可以同时向AD9356/7的各收发器发送脉冲，从而迫使所有收发器的数据时钟同步。这样就能确保各收发器所收发的采样数据保持时序一致。

结论
高性能时钟发生器可以与外部时序参考同步，并配合一个或多个集成收发器工作，从而简化电信基站的整体设计，并降低复杂度和成本。该设计很容易扩展到NxN MIMO基站架构。这些器件集成了大部分时钟和正弦波发生器，同时仍能实现出色的系统接收与发射性能。即使时序参考信号暂时丢失，网络内的各基站也能互相同步。