当前位置:首页 > 原创 > 21ic专访
[导读]11月18日,IFTD2020上,Intel发布首款用于5G、人工智能、云端与边缘的eASIC N5X(结构化ASIC),同时发布了最新的Intel开放式FPGA堆栈(Intel OFS)。

一波还未平息,一波再起,时隔一周,Intel继续扩张其xPU阵营!

上回,笔者说道Intel正在利用xPU+oneAPI的超异构计算的形式延续摩尔定律。所谓xPU即为CPU+GPU+FPGA+其他加速器的异构计算,体现在数据中心的实际产品便是Xeon可扩展处理器+Xe独立显卡+AGILEX/STRATIX FPGA+SmartNIC加速器+ Movidius VPU。针对xPU此前Intel发布了独立服务器GPU和oneAPI Gold。

实际上,Intel的FPGA远不是“单枪匹马作战”的单一产品,Intel在FPGA上其实是依次从FPGA、eASIC过渡到ASIC的全套解决方案,Intel称这种独特的方案为“定制逻辑连续体”,仅在FPGA上便是一个“小生态”。

11月18日,IFTD2020上,Intel发布首款用于5G、人工智能、云端与边缘的eASIC N5X(结构化ASIC),同时发布了最新的Intel开放式FPGA堆栈(Intel OFS),21ic中国电子网记者受邀参加此次发布会。

eASIC究竟是什么

FPGA和ASIC一直以来是半导体行业争论不休的话题,甚至也频繁出现一者将完全替代另一者的传言。事实上,两者的存在并不存在任何冲突。

诚然,ASIC在计算性能、功耗、可靠性、体积和制造成本上拥有一定优势。但从底层来说,其内核执行外的任何算法都是冻结的,因此这就需要在流片上市之前进行颇为耗时的设计和测试,并且一旦流片算法和逻辑电路后都是无法修改的。所以ASIC设计通常是定制化,目的明确的。从侧面来说,这就无形增加了前期的投入成本,即一次性工程费用(NRE)高,并且由于流片后无法修改所以不具备灵活性。

正因如此种种束缚,FPGA应运而生,可重复编程性加速了产品的上市时间,也因其自身的灵活性和适应性拥有了一席之地。不过FPGA相对ASIC来说,是利用数百万个逻辑单元换取这种便利性的,相比来说价格很容易昂贵。但并不能因此就绝对说FPGA比ASIC贵,ASIC的一次性工程费用贵,流片量如果太小绝对是成本更高的。

所以在现阶段,FPGA和ASIC是“分工明确”的,可编程FPGA主要针对实施与加速要求最苛刻的算法阶段,直到算法已经非常成熟、并且最终确立下来之后,ASIC便可大面积实施在硬件之中。

既然明白FPGA和ASIC的定位,那么这个eASIC究竟是什么?eASIC又名为结构化ASIC,简言之eASIC就是FPGA和ASIC的中间体,不过名字既然都只是ASIC加了e,相比来说还是更靠近ASIC的。

eASIC与ASIC最大的不同之处就在于在客户购买定制芯片后,还能够通过重新编程将芯片不同部分重新连接从而完成新的任务。客户可以使用FPGA创建设计将固定布局烘焙到单个设计掩模中,最终eASIC也将不再可编程,从而获得近似ASIC的功耗性能。市场中还存在eFPGA这种产品,当然在使用上则会更靠近FPGA,主要是将ASIC进行片上连接,此处不进行详细讲解。

业界最强大的eASIC

纵览Intel的eASIC之路,此前包括eASIC N2X/N3X/N3XS几种产品。而本次发布的eASIC N5X可谓是“天之骄子”,凝结了多项intel的创新成果,不负众望地成为了业界最强大的eASIC。这款产品继承了Agilex FPGA的硬核处理器系统、安全特性,支持Agilex FPGA用于管理启动、身份验证和防篡改特性的安全设备管理器,采用了Diamond Mesa SoC技术。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

从参数来看,eASIC N5X使用了16nm制程,拥有8千万个ASIC门,拥有225Mb双端口存储器,32Gbps收发器,包含一个四核Arm Cortex-A53硬处理器。

从性能来看,eASIC N5X相比AgilexFPGA核心功耗降低了50%,不仅有效减小了散热,还支持客户在同样散热范围内提升性能;相比ASIC,eASIC N5X又拥有更低的总体拥有成本,因为这款产品可以加快产品上市速度并显著降低一次性工程费用。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

这意味着什么?要知道,Agilex FPGA系列可是intel的“心头肉”,eASIC N5X的功耗就这么轻松超越了。Agilex FPGA是第二代使用异构FPGA chiplet架构的产品,这是一种将多种制程技术、功能甚至供应商集成到一种封装的技术。Agilex FPGA不仅采用了10nm SuperFin技术和改进的FPGA Hyperflex 架构,性能提升了高达 40%,功耗降低了高达 40%。其余的,两倍的数据速率,支持PCI Express Gen 5和CXL都能说明Intel对这款FPGA的厚望。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

在设计方面,上文也有提及eASIC实际可以直接使用FPGA设计软件进行设计。Intel这方面的软件则是Quartus Prime,这款软件提供了功耗优化工具,并通过全面的设计套件帮助轻松提升工作负载性能。

除此之外,FPGA本身的RTL或硬件语言在入门难度上非常高,开发者也可在oneAPI一体化平台上简化CPU、GPU和 FPGA 的跨架构开发工作。oneAPI 支持使用Intel VTune Amplifier、Intel Advisor等工具进行软件开发。之前笔者也曾介绍过oneAPI,其Gold版本将在今年12月正式交付。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

FPGA、eASIC、ASIC怎么抉择?

Intel对于eASIC的定位是,比FPGA的单位成本更低、功耗更低,比标准单元ASIC的上市速度更快、一次性工程 (NRE) 费用更低。eASIC与ASIC都是定制类型的芯片,针对不同的应用场景,各有所长。当把FPGA可重复编程的功能去掉,可以获得更小的晶片尺寸,来实现低功耗和更低的成本。

FPGA、eASIC、ASIC的一个连续生命周期的产品组合又称为“定制逻辑连续体”,对于三种产品的定位分别是:FPGA拥有最快的上市速度和最高的灵活性;eASIC拥有出色的性价比,优化上市时间;ASIC拥有最高的性能和最低的功耗和成本。

对于不需FPGA可重复编程这种灵活性功能的客户来说,eASIC和ASIC都可以供客户选择。eASIC不会是低功耗或低成本的最佳选择,但它能帮客户实现从eASIC到ASIC的快速实现。FPGA、 eASIC和ASIC各有所长,客户可根据需求,如可重复编程、低功耗或低成本等功能来选择不同的产品。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

实际上,eASIC早在2006年就已被名字同为eASIC的公司推出,intel至少在2015年就开始使用eASIC定制Xeon。直到2018年7月,Intel宣布收购小型芯片厂商eASIC,完善了FPGA到ASIC的过渡。

Intel的FPGA开发也开源了

在发布eASIC的同时,Intel也交付了第二代FPGA平台软件,这不仅让eAISC/FPGA开发速度更快,也让方便了软件、硬件和应用开发人员进行开发。这就是在本次最新发布的Intel开放式FPGA开发堆栈(下文简称“Intel OFS”)。

Intel OFS提供标准接口和API,并拥有可扩展的硬件和可访问的git源代码库的软件框架。主板开发人员、原始设计制造商和客户都可利用标准接口的统一基础设施开始FPGA硬件开发。应用开发人员可以通过基于Intel OFS的不同平台之间更强大的可移植性实现更高的开发回报。由于可以使用英特尔的开源和上游代码,领先的开源软件厂商不仅能根据现有的或新的结合提供CPU和GPU拓展支持,还能提供FPGA拓展支持,从而满足客户需求。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

在上次发布的Xe独立显卡上,Intel优化了在Linux上的开发,实际上也是为了方便开源软件的开发。OFS亦如此,为Linux内核提供定制化的软硬件基础设施,解决了软硬件及应用开发人员面临的许多痛点,包括开发FPGA设计(“拿来与定制”)所需的模块化、可组合代码,以及开源上游代码,从而让开源分销商能够为第三方和专有Intel OFS平台提供本地支持。

Intel买得起异构计算的单吗?

行业著名芯片工程师、研究者曾表示,xPU的异构计算在布局之中时,面临“生态”这一课题,往往是10亿美元量级的尾款。面临这个问题的不仅是Intel也包括其他CPU、GPU、FPGA厂商。面对如此巨量的投入,Intel是否会有压力?

事实上,从五年前开始,intel就早已反复强调转型为以数据为中心的企业,并早已加大了这方面的投入和布局。目前,通过Intel推出的新产品来看,围绕数据为中心的便是六大技术支柱,体现在实际产品中便是xPU+oneAPI的软硬件生态超异构计算。

从财报上来看,2017财年Intel的总营收为628亿美元,2019财年intel总营收为710亿美元,实现了82亿美元的营收增长。特别是在2019财年Q3数据中心的营收业务首次与PC业务营收达到了持平,仅一季度就实现了95亿美元的营收。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

反观Intel在2020年Q1-Q3的财报,数据中心业务基本上能够与与PC业务“五五开”。展望2020年全年,有望营收753亿美元,同比增长5%。

从Q1-Q3,Intel出货了第三代Xeon可扩展处理器、第二代傲腾持久内存、TLC 3D NAND固态盘、Stratix 10 NX FPGA、锐炬Xe MAX独立显卡……还在近期发布了Xe独立显卡架构、eASIC N5X……

体现在财报上的总收入这一数字,是扣除了研发和其他花费的资金的,Intel这家公司在研发中的投入可以说是有目共睹,占比极大。所以在连续不断的xPU产线研发和发布新产品之中,仍然保持营收,说明intel至少目前是支撑的住异构计算这种巨额费用的。

再添最强eASIC!Intel付得起xPU的巨额尾款吗?

另外,要拿下异构计算这座大山的确需要非常大的投入资金,但正因为intel是从五年前便已开始布下这个局,10亿美元量级的尾款其实早就化整为零了,用一个比喻形容,就是分期付款。

再反观整个行业,Intel是目前在异构计算上拥有最全产品线的,在硬件上拥有CPU、独立GPU、FPGA、eASIC、ASIC、VPU、内存和存储等,在软件上拥有统一开发平台oneAPI。可以说intel是最接近超异构计算的,假若这位巨头都消化不下10亿量级的尾款,试问还有哪家企业能挑起异构计算的重担?

不过,的确异构计算投入大、周期长,这不仅仅是Intel这一家企业的事,而是整个产业链所要考虑的事情。近两年,Intel积极合作,在国内市场也一直非常“走心”。Intel曾明确表示,在中国,发展产业生态最重要的一点,是要真正扎根于本土的市场特点和用户需求。

在异构计算和生态建设上,Intel的产线越来越丰富,更多异构计算生态产品值得期待。

声明:该篇文章为本站原创,未经授权不予转载,侵权必究。
换一批
延伸阅读

Intel CEO帕特·基辛格倡导的IDM 2.0半导体制造与代工模式进入全新阶段。

关键字: Intel 代工

拉斯维加斯1月9日现场报道:Intel已经发布完了新一代酷睿的全部产品,包括桌面的14代酷睿S系列、游戏本的14代酷睿HX系列、轻薄本的酷睿Ultra 1系列、入门级的酷睿U 1系列。

关键字: Intel 芯片 1.8nm

1月7日消息,Intel官方宣布,位于俄勒冈州的晶圆厂已经收到ASML发货的全球第一台高NA(数值孔径) EUV极紫外光刻机,型号为“Twinscan EXE:5000”,它将帮助Intel继续推进摩尔定律。

关键字: Intel 芯片 1.8nm

2023 IEEE国际电子器件会议(IEDM 2023)上,Intel展示了多项新的半导体技术突破,继续推进摩尔定律。

关键字: Intel 芯片 1.8nm

Intel双核心处理器是一种计算机处理器,它由两个独立的物理核心组成,每个核心都有自己的处理器和缓存。这两个核心通过高速缓存连接器相互连接,可以实现信息的快速交换和共享。与单核心处理器相比,双核心处理器具有更高的性能、更...

关键字: Intel 双核心处理器 英特尔

Intel原本计划在今年的Meteor Lake也就是一代酷睿Ultra上更换新的封装接口LGA1851,但因为Intel 4工艺不够给力,Meteor Lake-S桌面版最终被取消。

关键字: Intel 芯片 1.8nm

Intel Sapphire Rapids四代至强跳票太久,后续规划正在提速,年底就会有第五代的Emerald Rapids,明年更是有全新的第六代。

关键字: Intel 芯片 1.8nm

(全球TMT2023年9月6日讯)2023年9月2日,2023年中国国际服务贸易交易会在北京举行。英特尔在展台设置了“推进摩尔定律”、“促进数字化转型”、“构建可持续美好未来”和“推动AI普及化”四大区域,展示了在人工...

关键字: 英特尔 Intel ZSTACK RAPID

北京2023年9月6日 /美通社/ -- 2023年9月2日,以“开放引领发展,合作共赢未来”为主题的2023年中国国际服务贸易交易会(简称“服贸会”)在北京举行。本届服贸会,英特尔以“芯生无限,助力数实融合”为主题,在...

关键字: 人工智能 英特尔 数字化 Intel

近日,在美国加利福尼亚举行的Hot CHIPS会议上,Intel展示了一款代号为“Piuma”的具有1TB/s硅光子互连的8核528线程处理器,旨在用于处理最大的分析工作负载。

关键字: Intel 芯片 1.8nm
关闭
关闭