基于zedboard的串口使用实例，vivado vitis 2021
时间：2021-10-29 14:04:10
[导读]VivadoML最新版2021下载方法：《安装Vivado2021.1ML版，编译时间真的会减少吗？》今天我们通过zedboard串口使用的实例来简单介绍vivado和vitis的使用步骤。1，首先打开软件，新建一个空白工程：createproject2，选择工程路径和FPGA型...
Vivado ML最新版2021下载方法：《安装Vivado 2021.1 ML版，编译时间真的会减少吗？》
今天我们通过zedboard串口使用的实例来简单介绍vivado和vitis的使用步骤。
1，首先打开软件，新建一个空白工程：create project
2，选择工程路径和FPGA型号：zynq-7000系列的xc7z020
3，新建block design，点击“ ”添加ZYNQ7处理器系统，也就是所谓的PS部分。
4，添加后双击进行设置，分别设置串口、时钟和DDR。
5，点击run block automation，连接时钟，点击validation
6，右击sources下BD_PS，先generate output products，完成后create HDL Wrapper，完成后点击左侧栏最下面的generate bitstream，产生bit文件。至此，硬件电路就搭建完成了。
7，bit生成后，在左侧顶端file下导出Hardware，记得选 include bitstream，然后选择 .xsa文件的存放位置和名称。
8，launch vitis IDE，选择workspace位置，新建platform，选择之前导出的 .xsa文件。
9，新建 application project，选择hello world工程
10，右键uart_use，debug as -> debug config，双击GDB进行配置
11，打开串口助手（自行查看串口号），打开zedboard开发板电源，修改程序后编译，run，从串口助手上看到结果：
12，需要本文工程源文件的请给“软硬件技术开发”微信公众号发送关键词“hello world”下载，是vivado vitis2021版本的。
更多细节可以点击“阅读原文”查看：
今天我们通过zedboard串口使用的实例来简单介绍vivado和vitis的使用步骤。
1，首先打开软件，新建一个空白工程：create project
2，选择工程路径和FPGA型号：zynq-7000系列的xc7z020
3，新建block design，点击“ ”添加ZYNQ7处理器系统，也就是所谓的PS部分。
4，添加后双击进行设置，分别设置串口、时钟和DDR。
5，点击run block automation，连接时钟，点击validation
6，右击sources下BD_PS，先generate output products，完成后create HDL Wrapper，完成后点击左侧栏最下面的generate bitstream，产生bit文件。至此，硬件电路就搭建完成了。
7，bit生成后，在左侧顶端file下导出Hardware，记得选 include bitstream，然后选择 .xsa文件的存放位置和名称。
8，launch vitis IDE，选择workspace位置，新建platform，选择之前导出的 .xsa文件。
9，新建 application project，选择hello world工程
10，右键uart_use，debug as -> debug config，双击GDB进行配置
11，打开串口助手（自行查看串口号），打开zedboard开发板电源，修改程序后编译，run，从串口助手上看到结果：
12，需要本文工程源文件的请给“软硬件技术开发”微信公众号发送关键词“hello world”下载，是vivado vitis2021版本的。
更多细节可以点击“阅读原文”查看：
下载文档
