EDA

基于IP核的PCI总线接口设计与实现

高速PCB设计仿真讲座三十

3）Rel Prop Delay 项，如图 5－5 所示。图5-5 设置 Rel Prop Delay值对于一些有相对延时要求的网络，可以在该处设置相对延时值。 35、 Rule Name：相对延时网络的规则名，具有相同规则命名的网络为同一组相对延时网

一种对CCSDS删除卷积码的盲解码方法

基于NiosII的MPEG－4视频播放器设计

电路板设计ESD的硬件解决（二）

运用FPGA 进行控制平面/数据平面视频处理

Cadence 的高级可制造性设计(DFM)解决方案

美国国家半导体推出两款低功率LVDS 2x2 交叉点开关电路

美国国家半导体公司 (National Semiconductor Corporation)宣布该公司的PowerWise®高能效芯片系列添加两款低功率低电压差分信号传输(LVDS)2x2交叉点开关电路。型号为DS25CP102的交叉点开关电路通道的功耗

基于SoPC的自感知运动图像采集系统设计

医院综合布线系统的研究

Cadence推出全新Tensilica DNA 100处理器IP，为设备端AI应用提供业界领先的性能和能效

楷登电子(美国 Cadence公司)近日推出Cadence® Tensilica® DNA100处理器IP，首款深度神经网络加速器(DNA)AI处理器IP，无论小至0.5 还是大到数百TeraMAC(TMAC)，均可实现高性能和高能效。

各种封装形式比较

(1)从封装效率进行比较。DIP最低(约2%～7%)，QFP次之(可达10%～30%)，BGA和PGA的效率较高(约为20％～80％)，CSP最高(可于70％～85%)。(2)从封装厚度进行比较。PQFP和PDIP封装厚度为3.6 mm～2.0mm，TQFP和TSOP可减小到

COMSOL 发布 5.4 版本和两款全新产品，为用户带来更强大的建模功能

新版本推出的 COMSOL Compiler™支持对仿真 App的编译，以生成可独立运行、自由分发的可执行程序，新增“复合材料模块”增强了复合多层结构分析功能。

FPGA在智能压力传感器系统中的应用

一无线模块的使用经验