EDA技术前沿资讯，新品应用资料

OpenCL on FPGA：异构计算中的内存带宽瓶颈突破方法

在异构计算的浪潮中，FPGA凭借其可重构特性与高能效比，成为突破算力瓶颈的“利刃”。然而，当我们试图通过OpenCL将FPGA纳入统一计算平台时，一个巨大的幽灵始终盘旋在系统上方——内存带宽瓶颈。PCIe总线的有限带宽与FPGA内部计算单元的恐怖吞吐量形成了鲜明剪刀差，数据传输往往成为制约性能提升的“阿喀琉斯之踵”。

电子设计自动化
2026-03-22

OpenCL FPGA
从ASIC到FPGA：针对FPGA架构重写ASIC代码的注意事项（面积与速度的平衡）

将成熟的ASIC设计迁移至FPGA平台，绝非简单的“复制粘贴”。ASIC设计追求极致的能效比和定制化物理布局，而FPGA受限于固定的逻辑单元（LUT、FF、DSP、BRAM）架构，直接移植往往导致资源利用率低下甚至时序收敛失败。工程师须从架构层面重新审视代码，在“面积（资源）”与“速度（频率）”之间寻找新的平衡点。

电子设计自动化
2026-03-22

ASIC FPGA
DSP48E2的高级用法：乘加累加链与预加法器的性能优化

在高性能FPGA设计中，DSP48E2 Slice绝非仅仅是一个简单的乘法单元。若将其仅视为“硬件乘法器”，将极大浪费其潜在的算力。作为Xilinx UltraScale+架构的核心算术引擎，DSP48E2集成了预加器、27x18位乘法器及48位ALU，构成了一条完整的“流水线工厂”。掌握其高级用法——特别是预加器（Pre-Adder）与乘加累加链（MAC Chain）的协同优化，是突破算力瓶颈的关键。

电子设计自动化
2026-03-22

DSP48E2 FPGA
抗辐射加固设计：FPGA在航空航天应用中的三模冗余（TMR）实现

在浩瀚宇宙中，高能粒子如隐形的子弹，时刻轰击着航天器的电子核心。对于FPGA而言，单粒子翻转（SEU）可能导致逻辑状态突变，引发灾/难性后果。此时，三模冗余（TMR）技术便成为守护系统可靠的“神盾”，它通过硬件代价换取极高的容错能力，是航空航天FPGA设计的bi备策略。

电子设计自动化
2026-03-22

三模冗余抗辐射加固设计 FPGA
资源复用策略：利用Time-Multiplexing在小容量FPGA上实现大算法

在FPGA设计中，资源不足是工程师常面临的“紧箍咒”。当复杂的数字信号处理（DSP）算法或神经网络模型所需的逻辑单元（LUT）和DSP Slice远超芯片容量时，直接映射往往行不通。此时，Time-Multiplexing（时分复用）成为突破物理限制的“银弹”。它通过分时共享硬件资源，以时间换空间，让小容量FPGA也能跑通大算法。

电子设计自动化
2026-03-22

资源复用 Time-Multiplexing FPGA
异步时钟设计：CDC同步器的选择与亚稳态仿真验证

在高速SoC设计中，随着数据吞吐量的激增，单一时钟域已无法满足需求。CPU与DSP、高速接口与逻辑控制之间往往运行在不同频率下，跨时钟域（CDC）信号传输成为“隐形炸弹”。亚稳态（Metastability）——即触发器在建立/保持时间违/规时输出的不确定状态——是CDC设计中无法彻底消除的物理现象，但通过合理的同步器设计与 rigorous 的仿真验证，可以将其风险控制在可接受范围内。

电子设计自动化
2026-03-22

异步时钟 CDC
FPGA时序收敛：关键路径手动布局与布线约束实战技巧

在高性能FPGA设计中，时序收敛是决定系统稳定性的核心挑战。随着工艺节点演进至7/nm及以下，时钟频率突破GHz门槛，自动布局布线工具常因资源竞争或路径过长导致关键路径时序违例。此时，手动布局与布线约束成为突破瓶颈的关键手段。

电子设计自动化
2026-03-22

时序收敛 FPGA
PCIe 5.0/6.0 PHY调试：高速串行链路中的眼图闭合与均衡设置

在高速串行通信领域，PCIe 5.0与6.0凭借其惊人的数据传输速率，成为数据中心、AI服务器等高性能计算场景的核心支撑。然而，随着速率从32 GT/s跃升至64 GT/s，信号在PCB走线、连接器中的衰减与干扰呈指数级增长，眼图闭合问题成为PHY调试的首要挑战，而均衡技术则是破解这一难题的关键。

电子设计自动化
2026-03-22

PHY PCIe 5.0 高速串行链路
AI辅助EDA初探：利用机器学习模型预测布线拥堵与热分布

在芯片设计流程中，电子设计自动化（EDA）工具承担着关键角色。随着工艺节点向3/nm以下推进，传统EDA算法在处理复杂设计时面临计算效率与精度瓶颈。近年来，机器学习（ML）技术为EDA领域带来新突破，尤其在布线拥堵预测与热分布分析场景中展现出独特优势。

电子设计自动化
2026-03-22

AI 机器学习 EDA
形式验证入门：用OneSpin/JasperGold验证复杂状态机的等价性

在数字芯片设计中，复杂状态机是控制逻辑的核心组件。随着设计规模扩大，状态机实现方式多样（如RTL编码、自动生成工具、高层次综合等），确保不同实现间的功能等价性成为关键挑战。形式验证工具如OneSpin 360 DV或Cadence JasperGold，通过数学方法严格证明两种设计实现的功能一致性，为状态机验证提供可靠保障。

电子设计自动化
2026-03-22

形式验证 OneSpin
从RTL到GDSII：12nm工艺下的时钟树综合与时序收敛避坑指南

在12nm先进工艺节点下，芯片设计面临诸多挑战，时钟树综合与时序收敛是其中关键环节。若处理不当，极易导致设计周期延长、成本增加甚至流片失败。本文将结合实际案例，分享12nm工艺下时钟树综合与时序收敛的避坑经验。

电子设计自动化
2026-03-22

RTL GDSII
先进封装信号完整性分析：Chiplet与3D-IC中的跨Die互连仿真策略

在半导体技术迈向纳米级制程的进程中，先进封装技术成为突破物理极限的关键路径。Chiplet与3D-IC通过垂直堆叠与异构集成，将多个功能模块压缩至毫米级封装空间，但密集互连带来的信号完整性（SI）问题，正成为制约系统性能的核心挑战。本文聚焦跨Die互连的仿真策略，解析如何通过多物理场协同仿真与智能化工具链，实现信号传输的精准优化。

电子设计自动化
2026-03-22

封装先进封装 Chiplet
AI模型在FPGA上的部署：从TensorFlow/PyTorch量化到Vitis AI DPU的全流程

在边缘计算与物联网快速发展的背景下，FPGA凭借其并行计算特性和低功耗优势，成为实时AI推理的理想硬件平台。本文将系统阐述如何将TensorFlow/PyTorch模型通过量化、编译等步骤部署到Xilinx DPU（深度学习处理器）的全流程，帮助开发者突破从算法到硬件的落地瓶颈。

电子设计自动化
2026-03-22

AI模型 PyTorch ensorFlow FPGA
动态重配置实战：FPGA运行时逻辑功能切换指南

在工业控制、通信基站等高可靠性系统中，FPGA的静态配置模式难以满足功能升级与故障修复的实时性需求。动态重配置（Partial Reconfiguration, PR）技术允许在系统运行期间修改FPGA部分区域逻辑，实现"热插拔"式功能更新。本文通过实际案例，分享PR技术的工程实现要点。

电子设计自动化
2026-03-22

动态重配置 FPGA
基于断言（SVA）的形式验证：无测试向量下的深层逻辑Bug探测术

在复杂数字电路设计中，传统仿真验证需要编写海量测试向量，却仍可能遗漏边界场景。形式验证技术通过数学方法穷举所有可能状态，而断言（SystemVerilog Assertions, SVA）作为其核心工具，能在不依赖测试向量的情况下精准定位深层逻辑错误。本文结合实际案例，揭示SVA在硬件验证中的独特价值。

电子设计自动化
2026-03-22

数字电路 Bug SVA

首页上一页 1 2 3 4 5 6 7 8 9 10 下一页尾页

发布文章

EDA

OpenCL on FPGA：异构计算中的内存带宽瓶颈突破方法

从ASIC到FPGA：针对FPGA架构重写ASIC代码的注意事项（面积与速度的平衡）

DSP48E2的高级用法：乘加累加链与预加法器的性能优化

抗辐射加固设计：FPGA在航空航天应用中的三模冗余（TMR）实现

资源复用策略：利用Time-Multiplexing在小容量FPGA上实现大算法

异步时钟设计：CDC同步器的选择与亚稳态仿真验证

FPGA时序收敛：关键路径手动布局与布线约束实战技巧

PCIe 5.0/6.0 PHY调试：高速串行链路中的眼图闭合与均衡设置

AI辅助EDA初探：利用机器学习模型预测布线拥堵与热分布

形式验证入门：用OneSpin/JasperGold验证复杂状态机的等价性

从RTL到GDSII：12nm工艺下的时钟树综合与时序收敛避坑指南

先进封装信号完整性分析：Chiplet与3D-IC中的跨Die互连仿真策略

AI模型在FPGA上的部署：从TensorFlow/PyTorch量化到Vitis AI DPU的全流程

动态重配置实战：FPGA运行时逻辑功能切换指南

基于断言（SVA）的形式验证：无测试向量下的深层逻辑Bug探测术

活动预告

论坛

相关标签

课程视频