揭秘HDTV的“内芯”世界-分量模拟接口AD9883A

ad9883a是专为个人电脑和工作站的rgb图像信号采集而设计的接口芯片，广泛应用于各类高清crt、平板电视、微显背投和投影仪等系统。ad9883a特性ad9883a内部包含具有300mhz输入带宽的8位140msps adc、pll和可编程的增益、复位、嵌位控制，用户只需要提供3.3v的电源、模拟输入、hsync和coast信号。140msps的采样转换率最高支持1280×1024（75hz刷新）分辨率的信号。ad9883a包含所需的输入缓冲器，信号直流恢复（采样）、复位、增益（亮度和对比度）调整、像素时钟发生器、采样相位控制和输出数据格式化，所有的控制都可以由双线制串行总线控制。由于电路设计更简洁，芯片受物理和电子环境的影响很小。其典型功率为500mw，使用温度范围为0～70℃。ad9883a所有的数字输入为3.3v cmos电平，但5v的输入电平也不会对芯片造成任何损坏。ad9883a 有红、绿和蓝三个高阻抗模拟输入脚，它们的有效信号电平为0.5～1.0vp-p，信号一般先通过dvi连接器、15针d型连接器、rca同轴连接端子或bnc连接器。ad9883a的内部功能如图1所示，它在pcb上的位置应尽量接近实际输入，信号必须通过适配电阻（一般为75ω）连到芯片。 ad9883a特殊引脚功能要点输出 hsout：输出行同步经过相位调整的副本，极性和幅度可通过串行总线寄存器控制。行同步取决于串行数据的不断调整。vsout：输出视频场同步经过相位调整的副本，输出极性由串行总线寄存器位控制。它在所有模式图像传输的过程中有效。sogout：该脚从绿色幅度限制比较器或未处理的行同步副本输出。red/green/blue：对应r/cr、g/y、b/cb数据输出，最高位为msb。从像素采样到输出的延时是固定的。datack：该引脚通常为输出数据和hsout的外部逻辑提供主时钟输出信号，它由内部时钟产生，并与内部取样时钟同步。输入 rain/gain/bain：r/pr/cr、g/y、b/pb/cb模拟图像信号的高阻抗，独立输入。hsync：该引脚接受一个逻辑信号，用于参考建立行时序，并为图像时钟产生器提供参考频率。其输入还包含噪声抑制施密特触发器，输入极限位1.5v。sogin：嵌入同步提供一个辅助处理信号。该引脚连到一个带有内部阈值的高速比较器，阈值可由程序控制，以10mv为步长，从输入信号波谷上方10～300mv，缺省阈值为150mv。clamp：在嵌位功能脚设置为1时有效。当禁止时，该引脚被忽略，嵌位时序由内部计时器延时决定。不用时，该引脚必须接到地，并且通过程序将该功能设置为0。coast：用于在停止行同步输入时继续产生一个和当前频率相位一致的图像时钟信号，该引脚信号一般不由pc产生，不用时必须接地，并且通过程序将该功能设置为1；或接高电平（通过10kω的电阻上拉到vd）并通过程序将该功能设置为0，上电时该功能设置缺省值为1。电源 vdd：大量的输出引脚（共25个）高速（高达110 mhz）触发会产生电源干扰，将这些引脚的电源和vdd分离可以将敏感的模拟电路干扰降到最小。如果ad9883a使用较低的逻辑电平，vdd可以连接2.5v的兼容电源。ref bypass：内部1.25v参考分压电路，它必须通过0.1μf的电容连到地，精确度为4%，温度系数为50ppm/℃,对于ad9883a的大部分应用是足够的，如果需要更高精确度，可以提供一个外部参考。midscv：内部中级电压参考旁路，必须通过0.1μf的电容连到地，这个精确电压随绿色增益改变，相位时钟发生器pll需要外部滤波，可将噪声和寄生效应降到最小。pll设置ad9883a的片上pll可基于行同步频率产生像素时钟，可编程注册器可提供最优的pll性能，主要用于定义vco范围注册器、充电脉冲电流注册器和pll分频注册器。基于行同步频率设计像素时钟频率（采样频率）和回路滤波电容，ad9883a的pll回路滤波设计如图2所示。 图2 pll回路滤波设计图