Mentor ---ASIC /SOC 设计工具介绍

来源: rickyice"s bolgasic是极其重要的小型化技术，它有着低成本、高可靠性、高保密性等特点。随着微电子技术的发展，asic的规模越来越大，加工工艺已进入深亚微米，深亚微米技术的发展，集成电路（asic）的规模越来越大，集成千万门的?舷低常⊿oc）已经成为现实。由于soc难以置信的复杂性，soc的设计要求多种技术领域多方面的专业技术知识。从rtl级的设计描述到ip的内嵌，从功能验证到dft，从模拟和混合信号（ams）仿真到深亚微的物理实现。无论是逻辑设计还是物理实现，soc设计均要求新的设计方法和设计手段，贯彻于整个设计过程中，以降低设计的风险。随着竞争的日益加剧，降低设计成本、尽快将产品推向市场比以前任何时期更重要。mentor graphics 提供功能强大的设计工具以及良好的技术服务和支持，帮助您解决最具挑战性的最复杂的soc设计和验证所面临的问题。

【设计仿真与验证工具】
modelsim ：hdl语言仿真器
是工业界最优秀的语言仿真器，它提供最友好的调试环境，支持pc和unix平台，是唯一的单一内核支持vhdl和verilog混合仿真的仿真器。是作fpga、asic设计的rtl级和门级电路仿真的首选，它采用直接优化的编译技术、tcl/tk技术、和单一内核仿真，编译仿真速度业界最快，编译的代码与平台无关，便于保护ip核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段。全面支持vhdl和verilog语言的ieee 标准，以及ieee vital 1076.4－95 标准，支持c语言功能调用, c的模型，基于swift的smartmodel逻辑模型和硬件模型。

主要特点：
→ 采用直接编译结构，编译仿真速度最快；
→ 单一内核无缝地进行vhdl和verilog混合仿真；
→ 与机器和版本无关，便于数据移植和库维护；
→ 与机器无关的编译代码编于保护和利用ip；
→ 简单易用和丰富的图形用户界面，快速全面调试；
→ tcl/tk用户可定制仿真器；
→ 完全支持vhdl/verilog国际标准；
→ 支持众多的asic和fpga厂家库；
→ 集成的performance analyzer分析性能瓶颈，加速仿真；
→ 集成的code coverage提高整体的验证效率；
→ 与hdl designer series和leonardospectrum一起构成完整的hdl asic/fpga设计流程。
【sst velocity 静态时序分析工具】
sst velocity静态时序分析工具在大规模asic的sign-off过程中扮演着不可或缺的重要角色。它使用的是基于节点的先进专利算法，其独有的增量分析功能改变了传统的迭代调试过程：在时序参数改变的情况下，它只分析受到影响的设计单元，而不是整个设计，这在asic复杂性迅速上升的情况下非常重要。它无需繁琐的设置就可以对多时钟复杂系统进行自动化分析，如：自动识别出多个时钟域、自动检测分析分频时钟和门控时钟、自动检测和删除虚假路径、精确的偏移计算等。sst velocity提供了非常友好的使用界面，易学易用，如： 通过图形界面自动跟踪丢失的分析信息的源泉；通过关联的原理图，层次图和报告窗口快速调试时序错误 ； 可直接读 入design compiler的文件和库模型无缝集成到标准格式的网表（vhdl ，verilog和edif ， sdf）、使用tcl界面等。
主要特点：
→ 独有的增量分析功能，可以大大减少验证调试时间；
→ 独有的what-if分析可以快速的比较不同的设计理念，实现芯片性能最佳化；
→ 独有的自动异步时钟分析技术可以大大简化多时钟复杂系统的验证工作；
→ 易学易用，加速了设计验证的效率；
→ 开放的数据接口可以使sst velocity无缝集成到标准设计流程中；
→ 其性能随电路规模仅呈线形增长，这完全可以满足下一代设计的要求

【formalpro 高容量soc设计的形式验证工具】
随着百万门的soc和asic设计的复杂度越来越高，设计验证要求处理的速度和容量，复杂度迅速增加，并且要求具有强大的可调试能力。formalpro提供比仿真快的多的验证方式。它支持rtl和门级电路，可以在几分钟验证综合，dft测试插入，时钟树综合，和eco变化，而动态仿真则要数小时甚至几天。不需要仿真向量即可使你充分验证设计，当发现区别时，formalpro提供强有力的调试手段确定原因，自动对应到相应电路，大幅度缩短调试时间。
主要特点：
→ 比动态仿真快几个数量级，缩短产品上市时间；
→ 高度的覆盖率使您对设计充满信心；
→ 标准的vhdl、verilog接口适应任何设计；
→ 对门级电路不需要额外的库；
→ 随设计增大所需内存只是线性增加可以验证千万门设计；
→ 不需要重新划分层次即可对整个设计验证；
→ 超强的调试能力，快速诊断设计差别并定位和图形化显示

【seamless cve: 软/硬件协同验证环境】
seamless cve是mentor graphics推出的嵌入式系统软/硬件协同验证解决方案。通常，嵌入式软件的开发会滞后于硬件开发，特别是软/硬件的集成调试，必须等到物理原型生产出来以后。所以无法在设计的早期发现软/硬件接口之间的问题。一旦硬件原型有错，修改后还