基于DSP的TETRA话音编码设计与实现

现代电子技术　　摘　要：陆上集群无线电通信（tetra）系统是欧洲电信标准协会（etsi）在专用移动通信（pmr）和公共接入移动通信（pamr）网络领域惟一支持无线数字集群的开放标准，本文主要介绍了该系统中话音编码算法，并讨论了其在dsp上实现的具体流程。
关键词：tetra；话音编码；acelp；dsp
1　引　言
　　tetra是etsi制定的一种全新的数字集群系统，他可以提供语音和快速数据传输业务。tetra集成了移动数据终端、pmr调度电话、蜂窝电话和寻呼机的功能，并且可以直接传送internet协议报文，支持可视电话功能，而语音又是最主要的业务。无线系统中，带宽是影响语音服务质量最关键的因素，为降低语音传输所要求的带宽，tetra系统采用代数码激励线性预测编码（acelp）压缩算法，保证了高质量的语音服务，其编码速率为4．567 kb／s。

　　acelp是一种改进型的celp，继承了传统celp的主要优点，并克服了其缺点。传统celp用固定的随机码本来逼近语音信号的余量信号，缺乏灵活性，不能很好地控制码本的频域特性。acelp采用代数码本结构，不仅降低了码本的存储量和搜索量，还提供了频域控制函数，从而增强了码字的灵活性和多样性，能更好地逼近余量信号，具体算法可参见tetra标准ets395-2。2　系统设计
　　 针对tetra的话音编码算法实时要求高，运算量 大，核心处理器采用了ti公司的tms320系列的5409芯片，该芯片主要特点有：速度快，处理能力可达到100 mi／s；低功耗，3 v电压供电，内核电压1．8 v；提供32 kbram，16 kbrom；3个多通道自动缓冲串口（mcbsp）。

　　a／d转换芯片采用ti公司的aic20芯片，完成模拟话音与数字话音的转换工作。由于采用了过采样技术，aic20可提供高分辨率的a／d，d／a 转换；3 v供电，功耗低于30 mw；具有软件可编程寄存器，配置方便，不改变硬件电路，仅改写软件就可满足多种需求。

　　存储芯片选用atmel公司的at49lv001，用于存储程序，dsp加电便可从flash中引导程序运行。at49lv001读写电压均为3 v，可大大简化电源设计，存储空间为128 kb，足以存储tetra的话音编码算法。

2．1　硬件设计
2．1．1　时钟电路设计
　　 这里为5409提供2种时钟电路设计方法：
　　（1）将晶振产生的外部时钟源直接输入到x2／clkin引脚，x1悬空。
　　（2）利用5409内部提供的锁相环（pll）时钟产生电路将内部时钟倍频或分频得到。

　　在此采用第二种方法，如图1所示。在x1和x2/clkin之间接一个16．384 mhz的晶振，同时将clkmd1，clkmd2，clkmd3通过上拉电阻设置为逻辑0，1，0，即倍频数为5，dsp工作在80 mhz，若需改变dsp的工作频率，可通过软件修改地址0x58的clkmd寄存器的值设置倍频数。　　2．1．2　dsp与codec接口设计
　　5409与aic20接口如图2所示，由dsp的clkout提供mclk，codec工作在主模式，sclk和fs为输出，为dsp提供bclk和 bfs。值得注意的是，由于aic20有2个采样通道，在与dsp串口连接时，为配合codec的时序，dsp串口需配置成接收2个通道的采样值（即32 b），但只取一个通道的采样值；串口发送时，也要向2个通道发送数据。mcbsp中的部分控制比特位配置如下：
　　　　当aic20工作在主模式时，fs＝mclk／（16×p×n×m），通过设置控制寄存器4可改变p，n，m的值。fs＝8 khz，mclk＝81．92 mhz，取p＝8，n＝8，m＝10。

2．1．3　dsp与存储器接口设计

　　at49lv001存储器内部以扇区组织，在对其编程前，必须对相应区域擦除。使用时可根据需要选择扇区擦除或芯片擦除。图3为5409与 at49lv001的接口示意图，at49lv001的地址总线和数据总线分别接至5409的地址总线和数据总线，5409的地址总线a22～a18悬空，数据总线d15～d8悬空。ds作为使能信号，xf则控制编程状态。应当注意，at49lv001为8 b存储器，dsp为16 b处理器，所以每存储一条dsp指令需2个存储单元，且高字节在前。　　 欲知详情，请下载word文档 下载文档