Altera最新28nm FPGA技术演示图片及资料

1月22日，Altera 在北京展示了号称业界最全面 的28nm 最新技术及强大解决方案。Altera公司的多位工程师为在京的媒体人士进行了讲解。下面是演示图片、相关资料及简短说明。

Altera工程师为媒体朋友现场讲解

首先是面向带宽设计的Stratix V GT FPGA系列。该器件基于TSMC 28nm HP高性能工艺制程，单管芯集成收发器和FPGA确保高性能互连。集成4路28.05Gb/s极高速双工收发器，单通道功耗仅200mW。它同时集成32路0.6-12.5Gb/s通用高速双工收发器。

业界唯一集成28Gb/s收发器的量产FPGA

收发器是Altera引以自豪的技术。Stratix V的收发器芯片到芯片速度达到28Gb/s，芯片到背板速度为14Gb/s(受限于连接器的信号衰减)。图片右侧是专门从泰克公司借来的设备，据说两台仪器价值分别为100万美元和50万美元。经过10英尺的线路板，数字分析仪显示出Stratix V漂亮的眼图。

下面的演示用的是Stratix V GX开发板。Stratix V GX器件可提供多达66个全双工600Mb/s到14.1Gb/s的高速收发器通道，具备符合10GBase-KR和CEI-11G标准的高速背板支持能力。它支持EDC以简化与光模块接口，时钟资源可以提供最多44组完全独立的通道速率。每个收发器通道均内嵌完整的PMA和PCS功能，可以以硬核支持多种速率。它支持高级的通道发送和接收均衡功能包括预加重，自适应线性均衡和DFE。支持通道参数的动态重配置功能，并支持EyeQ。Stratix V GX系列已经大规模进入量产。

突破带宽：Stratix V GX系列可提供多达66个14.1Gb/s收发器通道

下图是Arria V系列的演示。 Arria V 是兼顾成本、性能和功耗的中端器件。新推出的Arria V GZ是最大带宽的中端器件，填补了高端与低端器件之间的空白。它可提供多达36个600Mb/s到12.5Gb/s的全双工收发器并支持背板传输。它是中端器件唯一可完整支持第三代PCI Express的。Arria V GZ支持1600Mb/s DDR3接口速率，提供业界最高的中端器件内核性能。

Arria V FPGA：成本、性能和功耗达到均衡

Arria V GZ：最大带宽的中端器件

[!--empirenews.page--]

下图是Cyclone V开发套件。Cyclone V GX/GT FPGA系列面向低功耗和低成本应用，基于TSMC 28nm LP低功耗工艺制程。它 集成12路3.125 / 5Gb/s双工收发器，5Gb/s单通道功耗仅88mW，内嵌硬核PCIE和DDR3控制器，节省逻辑资源，提高系统性能和开发效率。

该系列采用Avalon Memory Mapped架构，自动生成PCIE TLP编/解码逻辑，极大地缩短工程开发时间。PCIE接口带宽吞吐效率大于80%。Cyclone V GT FPGA支持PCIE Gen2，可将PCIE带宽再提升1倍。400MHz DDR3控制器接口灵活支持x8 / x16 / x32bits数据位宽，支持ECC校验。采用Avalon Streaming接口，总线效率可达90%以上。

Cyclone V FPGA：PCIe / DDR3 DMA

下面的是OpenCL演示。OpenCL标准是第一个开放编程模型，能够在异构系统上加速算法实现。一个演示展示OpenCL是怎样加速Mandelbrot算法性能的。另一个演示展示OpenCL怎样为异构计算提供统一的平台：把为GPU编写的NVIDIA代码移植到Stratix V FPGA上。

业界首款提供FPGA支持OpenCL开发环境

下图展示的是Cyclone V SoC开发板，在双核CPU上启动并运行Linux。这是Altera发售的第一款器件是低功耗、低成本Cyclone V SoC (FPGA+ARM)。这个开发板刚刚到货，Altera的工程师也是第一次见到。该器件的特点是具有硬核的存储器控制器、灵活的启动功能、以及在全部SoC器件集成PCI Express。Altera是目前唯一发售支持32位纠错码(ECC)的SoC的FPGA供应商，保证了整个嵌入式系统的数据完整性。

前不久，Altera和ARM联合开发了Altera版的ARM Development Studio 5(DS-5)工具包，具有专门支持Altera SoC器件的FPGA自适应调试功能，产品应用包括无线通信、工业、视频监控、汽车和医疗设备等市场。

Altera第一款SoC器件：Cyclone V SoC (FPGA+ARM)