功耗降十倍　ULV制程催生下世代物联网SoC

超低电压(ULV)制程将成物联网发展的关键技术。半导体厂除加紧投入先进纳米制程外，亦已积极开发超低电压制程;相较于现今电压约1伏特(V)的标准制程，超低电压制程可降至0.7或0.3～0.4伏特，让系统单芯片(SoC)动态功耗缩减一半甚至十分之一，以满足物联网应用对更低耗电量的要求。

工研院资通所生医与工业积体电路技术组低功耗混合讯号部组长朱元华表示，面对物联网装置设计挑战，半导体业者正积极开发新一代极低功耗的SoC，以发挥系统电源最大利用率。由于芯片动态功耗与其工作频率、电压平方值息息相关，因此晶圆代工厂、矽智财(IP)和IC设计业者也纷纷投入布局超低电压制程，并分头从制程控制和电路设计着手，期加速实现以更低电压运作，且效能及良率稳定的物联网SoC。

据悉，台积电日前发布的超低耗电(ULP)技术平台，就是由超低电压制程的设计概念衍伸而来。该公司率先将标准SoC制程大约落在1、1.2、1.5或1.8伏特电压的水准，降低至0.7伏特左右，大幅缩减一半以上的芯片动态功耗，藉此发展出0.18微米到16纳米鳍式电晶体(FinFET)等一系列超低耗电制程，协助客户打造更低功耗且整合度更高的系统元件。

尽管SoC电源效率可望再提升一倍，但台积电董事长张忠谋不讳言，这样的规格与物联网要求还有一段差距，从行动世代跨入物联网时代，半导体产业至少须达成功耗仅十分之一的制程技术，方能满足下游IC设计、模组厂，以及系统业者提升产品电源效率的殷切需求，促进万物联网的愿景加速来临。

对此，朱元华指出，针对超低功耗物联网SoC，半导体厂除了朝更先进的20、16纳米制程迈进外，亦须基于芯片动态功耗与电压平方成正比的通用算式，进一步投资发展0.3～0.4伏特超低电压制程，以设计出工作电压仅0.3伏特，动态功耗也随电压下降，等比例降至约十分之一(0.3伏特平方约0.09伏特)的SoC。

朱元华强调，目前一线晶圆代工厂、电子设计自动(EDA)工具商、IP供应商和IC设计业者皆加码展开超低电压制程研究，足见该技术已蔚为显学。为协助台商接轨此一设计潮流，卡位物联网商机，工研院资通所亦马不停蹄投入布局超低电压制程控制、设计方法、芯片电路和逻辑架构等专利，并已将位准转换器(LevelShift)、锁相回路(PLL)等SoC周边电源管理方案纳入考量，全力推动超低电压制程商用脚步。

除抢布专利，帮助台商掌握先机外，资通所更致力打造超低电压制程芯片的创新应用，期吸引更多国内半导体厂聚焦，进而拱大技术发展规模。朱元华透露，资通所已从三个层面着手，分别勾勒出超低电压微控制器(MCU)、能源采集(EnergyHarvesting)器和资料转换器的设计概念。

以MCU为例，目前业界虽可藉由软体实现多元省电模式，但实际上MCU在各种工作频率下，仍以相同电压运行，因此还是有一定的动态功耗;朱元华认为，未来芯片商导入超低电压制程，才能在硬体设计层面就大幅降低动态功耗，发挥更大的节能效益。

此外，资料转换器在物联网装置不定时撷取到外界资讯时，必须不断开启、关闭以解析资料再休眠，若透过制程改善，让资料转换器以更低的电压和频率启动，对节省系统电源将有莫大助益。