GLOBALFOUNDRIES 矽晶片验证 28nm AMS 生产设计
时间：2012-06-06 05:56:00
手机看文章
扫描二维码
随时随地手机看文章
[导读]28nm 类比／混合讯号流程的延伸及验证；20nm 进阶支援通过初步认证里程碑
下周登场的设计自动化会议 (DAC) 将于加州旧金山揭幕，其中 GLOBALFOUNDRIES 拟利用高介电常数金属闸极 (High-k Metal Gate, HKMG) 展示其
28nm 类比／混合讯号流程的延伸及验证；20nm 进阶支援通过初步认证里程碑
下周登场的设计自动化会议 (DAC) 将于加州旧金山揭幕，其中 GLOBALFOUNDRIES 拟利用高介电常数金属闸极 (High-k Metal Gate, HKMG) 展示其 28nm 超低功率 (SLP) 技术的强化矽晶片验证设计流程。透过业界最新的设计自动化技术，该设计流程为进阶类比／混合讯号 (AMS) 设计提供了全面可靠的支援。此外，GLOBALFOUNDRIES 也将揭示与 EDA 合作夥伴共同开发的设计流程，针对类比及数位的「双重曝影感知」20nm 制程予以认证，其中该技术节点的矽晶片验证预计于 2013 年初进行。
在推出设计流程之前，GLOBALFOUNDRIES 致力于进行流程的矽晶片验证，也使其客户深具信心的利用业界最先进的设计工具组、工具指令档，以及顶尖 EDA 供应商的方法，生产签核就绪 (sign-off-ready) 的 28nm 数位及类比设计。该公司与设计工具及 IP 生态系统紧密合作，也加速了 20nm 等进阶节点的工作流程开发能力，更超越其他晶圆代工厂，为客户提供具闸极密度、效能及降低功率等各项优点。
GLOBALFOUNDRIES 设计支援服务部资深副总裁钱穆吉先生表示：「GLOBALFOUNDRIES 与设计实践夥伴共同投入初期合作开发，确保公司持续居于制程技术的领先地位，并提供客户深获肯定、稳定可靠的解决方案。无论是 28nm 还是更先进的 20nm，制程技术与设计工具流程必须前后一致紧密契合，才能因应从设计到制造的各项重大挑战。我们与产业夥伴密切合作，找出各种创新方式因应，例如数位 IC 的时间变化，以及客制晶片的布局依赖效应。最新的各种流程，展现了本公司模式的优势，以及在此层级提供代工厂解决方案所需的创新与专业。」
28nm 的强化流程支援
GLOBALFOUNDRIES 28nm AMS 生产流程属于混合厂商流程，支援多家厂商的工具，其中包括提供布局 Virtuoso 技术的 Cadence Design Systems；进行寄生参数萃取的 Synopsys 及 Cadence；以及进行物理验证的 Mentor Graphics。此真正整合的混合讯号流程，可完整支援以 Cadence Encounter Digital Implementation System 为基础的数位实作模组。这项深获肯定的方法，可将类比 IP 整合至使用生产标准晶胞的数位 SOC 设计。
此外，该流程目前纳入 Lorentz Solutions、Helic 及 Integrand Software 等专业 EDA 供应商的电感器合成及萃取支援，并且扩大功能范围，利用 Solido Design Automation 的 Variation Designer 平台支援快速差异感知分析，以及使用 Apache Design 的 Totem 软体平台进行 EM/IR 分析；DRC 免除流程 (waiver flow) 则由 Mentor Graphics 的 Calibre 工具套件提供。
28nm AMS 生产设计流程利用具备 300MHZ 至 3Gz 验证功能的类比设计，以其矽晶片结果进行完整验证。矽晶片验证包括关键类比区块的时脉工作周期、最大周期时脉偏移及作业电流。
藉由支援 DRC+，28nm 流程强化了 GLOBALFOUNDRIES 在可制造性设计 (Design-for-Manufacturing ，DFM) 的传统领先地位，使其矽晶片验证解决方案超越标准的设计规则检查 (DRC)，并使用二维的形状式样板比对法，以最高 100 倍的速度找出复杂制造问题，且无需牺牲精确度。
设计流程支援也提供客户完整的设计资料库、详细记录文件、可执行的流程指令档，以及矽晶片制造成品的测试结果报告。流程与 PDK 完全整合，并由 GLOBALFOUNDRIES 负责维护及支援。
实现 20nm 的双重曝影
针对 20nm 全新的关键制造问题，一直是 GLOBALFOUNDRIES 与设计实践合作夥伴的关注焦点。其中包括传统微影技术的限制，以及更强大 DFM 技术的需求。双重曝影即是其中的关键需求，该技术可将金属层分为两个遮罩，并于客户设计流程中享有最佳支援。
GLOBALFOUNDRIES 已针对其 20nm 制程开发两项可完全执行的 20nm RTL2GDSII 流程，其中一项流程是以 Synopsys 的 Galaxy 工具套件为基础，另一项则是采用 Cadence Encounter 平台。两项流程皆备有设计复杂的双重曝影测试晶片，以进行矽晶片验证，并支援合成、感色配置与绕线、寄生参数萃取、STA 及实体验证。Mentor Graphics Calibre 用于进行分解及实体验证。流程支援在设计程序的每个阶段使用双重曝影，其中包括「双重曝影感知」配置、绕线、最佳化、萃取及实体验证。双重曝影支援也让客户得以选择自行分解不同遮罩部分，或自动分解遮罩并指派色彩。
GLOBALFOUNDRIES 参与设计自动化会议
GLOBALFOUNDRIES 在今年设计自动化会议的摊位号码是 303，现场将展示本公司的全球晶圆厂产能、成熟而先进的技术解决方案、在 DFM、PDK、类比及数位参考流程的设计实践领先地位，以及 RF CMOS 及绿色 OTP 等具有附加价值的解决方案。本公司也将举行各种技术研讨会，邀请工程师及科学家探讨先进的实作解决方案。此外，设计服务、EDA 及 IP 领域的 GLOBALSOLUTIONS 合作夥伴也将举行系列座谈会。欲深入瞭解并报名参加座谈会，请浏览：http://www.globalfoundries.com/dac2012/。
关于 GLOBALFOUNDRIES
GLOBALFOUNDRIES 是世界第一间真正拥有全球性生产技术经验，且能提供全方位服务的半导体代工厂。自 2009 年 3 月成立后，迅速发展为全球规模最大的代工厂之一，为150 家以上的客户提供结合先进技术与制程的独特产品。随着公司在新加坡、德国及美国的营运，GLOBALFOUNDRIES 是唯一跨越三大洲为制造中心提供弹性与安全性的代工厂。该公司三座 300mm 晶圆厂与五座 200mm 晶圆厂，提供从主流到顶尖的全方位制程技术。分布于美国、欧洲及亚洲的半导体中心一流的研发与设计设备为公司提供制程支援。 GLOBALFOUNDRIES 为 Advanced Technology Investment Company (ATIC) 所持有。详细资讯请浏览：http://www.globalfoundries.com。
下周登场的设计自动化会议 (DAC) 将于加州旧金山揭幕，其中 GLOBALFOUNDRIES 拟利用高介电常数金属闸极 (High-k Metal Gate, HKMG) 展示其 28nm 超低功率 (SLP) 技术的强化矽晶片验证设计流程。透过业界最新的设计自动化技术，该设计流程为进阶类比／混合讯号 (AMS) 设计提供了全面可靠的支援。此外，GLOBALFOUNDRIES 也将揭示与 EDA 合作夥伴共同开发的设计流程，针对类比及数位的「双重曝影感知」20nm 制程予以认证，其中该技术节点的矽晶片验证预计于 2013 年初进行。
在推出设计流程之前，GLOBALFOUNDRIES 致力于进行流程的矽晶片验证，也使其客户深具信心的利用业界最先进的设计工具组、工具指令档，以及顶尖 EDA 供应商的方法，生产签核就绪 (sign-off-ready) 的 28nm 数位及类比设计。该公司与设计工具及 IP 生态系统紧密合作，也加速了 20nm 等进阶节点的工作流程开发能力，更超越其他晶圆代工厂，为客户提供具闸极密度、效能及降低功率等各项优点。
GLOBALFOUNDRIES 设计支援服务部资深副总裁钱穆吉先生表示：「GLOBALFOUNDRIES 与设计实践夥伴共同投入初期合作开发，确保公司持续居于制程技术的领先地位，并提供客户深获肯定、稳定可靠的解决方案。无论是 28nm 还是更先进的 20nm，制程技术与设计工具流程必须前后一致紧密契合，才能因应从设计到制造的各项重大挑战。我们与产业夥伴密切合作，找出各种创新方式因应，例如数位 IC 的时间变化，以及客制晶片的布局依赖效应。最新的各种流程，展现了本公司模式的优势，以及在此层级提供代工厂解决方案所需的创新与专业。」
28nm 的强化流程支援
GLOBALFOUNDRIES 28nm AMS 生产流程属于混合厂商流程，支援多家厂商的工具，其中包括提供布局 Virtuoso 技术的 Cadence Design Systems；进行寄生参数萃取的 Synopsys 及 Cadence；以及进行物理验证的 Mentor Graphics。此真正整合的混合讯号流程，可完整支援以 Cadence Encounter Digital Implementation System 为基础的数位实作模组。这项深获肯定的方法，可将类比 IP 整合至使用生产标准晶胞的数位 SOC 设计。
此外，该流程目前纳入 Lorentz Solutions、Helic 及 Integrand Software 等专业 EDA 供应商的电感器合成及萃取支援，并且扩大功能范围，利用 Solido Design Automation 的 Variation Designer 平台支援快速差异感知分析，以及使用 Apache Design 的 Totem 软体平台进行 EM/IR 分析；DRC 免除流程 (waiver flow) 则由 Mentor Graphics 的 Calibre 工具套件提供。
28nm AMS 生产设计流程利用具备 300MHZ 至 3Gz 验证功能的类比设计，以其矽晶片结果进行完整验证。矽晶片验证包括关键类比区块的时脉工作周期、最大周期时脉偏移及作业电流。
藉由支援 DRC+，28nm 流程强化了 GLOBALFOUNDRIES 在可制造性设计 (Design-for-Manufacturing ，DFM) 的传统领先地位，使其矽晶片验证解决方案超越标准的设计规则检查 (DRC)，并使用二维的形状式样板比对法，以最高 100 倍的速度找出复杂制造问题，且无需牺牲精确度。
设计流程支援也提供客户完整的设计资料库、详细记录文件、可执行的流程指令档，以及矽晶片制造成品的测试结果报告。流程与 PDK 完全整合，并由 GLOBALFOUNDRIES 负责维护及支援。
实现 20nm 的双重曝影
针对 20nm 全新的关键制造问题，一直是 GLOBALFOUNDRIES 与设计实践合作夥伴的关注焦点。其中包括传统微影技术的限制，以及更强大 DFM 技术的需求。双重曝影即是其中的关键需求，该技术可将金属层分为两个遮罩，并于客户设计流程中享有最佳支援。
GLOBALFOUNDRIES 已针对其 20nm 制程开发两项可完全执行的 20nm RTL2GDSII 流程，其中一项流程是以 Synopsys 的 Galaxy 工具套件为基础，另一项则是采用 Cadence Encounter 平台。两项流程皆备有设计复杂的双重曝影测试晶片，以进行矽晶片验证，并支援合成、感色配置与绕线、寄生参数萃取、STA 及实体验证。Mentor Graphics Calibre 用于进行分解及实体验证。流程支援在设计程序的每个阶段使用双重曝影，其中包括「双重曝影感知」配置、绕线、最佳化、萃取及实体验证。双重曝影支援也让客户得以选择自行分解不同遮罩部分，或自动分解遮罩并指派色彩。
GLOBALFOUNDRIES 参与设计自动化会议
GLOBALFOUNDRIES 在今年设计自动化会议的摊位号码是 303，现场将展示本公司的全球晶圆厂产能、成熟而先进的技术解决方案、在 DFM、PDK、类比及数位参考流程的设计实践领先地位，以及 RF CMOS 及绿色 OTP 等具有附加价值的解决方案。本公司也将举行各种技术研讨会，邀请工程师及科学家探讨先进的实作解决方案。此外，设计服务、EDA 及 IP 领域的 GLOBALSOLUTIONS 合作夥伴也将举行系列座谈会。欲深入瞭解并报名参加座谈会，请浏览：http://www.globalfoundries.com/dac2012/。
关于 GLOBALFOUNDRIES
GLOBALFOUNDRIES 是世界第一间真正拥有全球性生产技术经验，且能提供全方位服务的半导体代工厂。自 2009 年 3 月成立后，迅速发展为全球规模最大的代工厂之一，为150 家以上的客户提供结合先进技术与制程的独特产品。随着公司在新加坡、德国及美国的营运，GLOBALFOUNDRIES 是唯一跨越三大洲为制造中心提供弹性与安全性的代工厂。该公司三座 300mm 晶圆厂与五座 200mm 晶圆厂，提供从主流到顶尖的全方位制程技术。分布于美国、欧洲及亚洲的半导体中心一流的研发与设计设备为公司提供制程支援。 GLOBALFOUNDRIES 为 Advanced Technology Investment Company (ATIC) 所持有。详细资讯请浏览：http://www.globalfoundries.com。
下载文档
