统计静态时序分析(SSTA)的发展与前景解析

自从DAC 2005以来，人们一直在讨论采用统计静态时序分析(SSTA)工具来验证目前和将来一代用90nm及其以下工艺制造的设计。既然要在最先进的工艺和设计中把物理效应及复杂性结合起来，时序验证就要求在制造过程中解决裸片内部以及裸片与裸片之间的可变性问题。

与传统的时序工具相比，SSTA在一或两个小时内完成分析；报告所有的工艺、电压和温度对设计时序的影响；并显示可被期待的成品率。这种方法有若干有利条件可由设计团队立即使用。

首先，在设计中的悲观主义可被降低。例如，达到时间有可能缩短10%到15%，从而削减功耗。其次，极大地加快分析能导致更快的时序收敛。第三，能更快地探测不同的情形和实现，以掌握成品率、性能及成本的折衷。

一家集成器件制造商(IDM)建议做“智能”难点选择以取代SSTA。在特殊情形的微处理器或定制设计中，选择智能难点设计是管用的，其中，由于设计周期长、大型的设计团队和对已制造出的器件的“容器”的使用等原因，对工艺和环境条件的深入掌握是可利用的。然而，对于处理不同的已综合设计和固定性能目标的较小ASIC团队来说，各个设计难点都是由设计决定的；并且有时侯甚至是依赖于路径的。因此，要选出正确的智能难点并不容易。对于不想等待选择智能难点的设计团队，SSTA就是理想的工具。

虽然设计工程师通常不了解如何解决概率分布，但是，他们的兴趣在于：确定存在多少悲观主义？设计是否鲁棒？以及针对功率或性能可以做什么最优化？因此，设计工程师问他们自己的问题就不是“在给定的频率我的成品率将是多少，”而是“给定我的目标规范和我的时序报告，我在哪里能作出改进？”SSTA就是一种能提供这些答案的工具。

设计团队开始以统计分析工具进行工作最便捷的途径是采用一种定相方法。统计时序分析工具能被用于分析传统的确定性流程中的难点，并用于分析影响设计性能和成品率的一些随机和系统的变量。因为SSTA被设计为快速地运行验证，对电路工作的多种模式的分析也是切实可行。利用所有它的性能，SSTA实际上是最近电子工程专辑“重新思考SSTA”一文所描述的各种方法的一个超集。

要完全把SSTA工具利用起来，需要统计库特征化和版图提取。统计库的创建现在用新的方法是可能且切实可行的，从而提供了比传统的各种库工具快10倍以上的特征提取速度的突破。把它与描述统计信息的新标准结合起来，CAD团队在采用统计特征提取流程之前具备了清晰的路径。

虽然在SSTA中并不一定要为系统变量建模，但是，这么做有优势。SSTA给予IDM设计团队一种了解对他们的设计进行性能折衷的额外方法，特别是作为正被开发的各种新工艺。因为SSTA是能显示和分析系统及随机变量的通用解决方案，它也能确定每一种变量对设计的整体性能有怎么样的影响。对于前沿硅节点来说，多数人的意见是随机或失配变量将很快开始主宰各种设计，并且这将需要SSTA工具。

到45nm硅节点，设计团队将需要采用SSTA，作为它们的可制造性设计(DFM)基础架构的一个组成部分，以控制设计中的不确定性。设计工具开发商正在着手创建一种架构和平台，以提供所有的SSTA的好处、执行速度和容量，以处理各种计算的扩展集合以及把可适用性运用到诸如无线电、图形和低功耗这样的许多不同的应用领域中。从我们的观点看，我们能清楚地看到将来的SSTA及其光明的前景。

Mustafa Celik是Extreme DA公司的首席执行官，该公司是一家位于加州Palo Alto的私人拥有的电子设计自动化公司。