Synopsys助力意法半导体，Design Compiler技术加速ASIC设计
扫描二维码
随时随地手机看文章
电子设计自动化(EDA)软件工具领导厂商Synopsys日前宣布，意法半导体在其90nm和65nm的ASIC设计流程中，应用Design Compiler拓朴绘图技术，缩短了整个设计时间。意法半导体在其ASIC方法集中应用Design Compiler拓朴绘图技术，从而消除了设计的反复(Iteration)，实现了内部设计团队和外部客户整个设计环节工作的顺畅。
在ASIC模式下，设计能否按计划完成，在很多程度上取决于设计收敛完成前，网表在客户与ASIC供应商间反复时间的缩短。Design Compiler中的拓朴绘图技术可在真实物理实施之前，准确预测最终的设计时序、功耗、可测性及分区，从而帮助前端设计人员完成布局的前期可视性。这样，客户和ASIC供应商均可通过确认综合后所实现的网表，实现预期性能。意法半导体前端技术制造部中心CAD和设计解决方案集团副总裁Philippe Magarshack表示：“拓朴绘图技术帮助实现了RTL到GDSII路径所急需的可预测性。前端设计师可以更早地识别并修复重要的设计问题，而无须象以前那样等到完成布局后才发现问题。同样，后端团队也可以得到更为完善的物理实施网单，从而更有效地实现预期性能。我们对拓朴绘图技术在高级ASIC设计方面的成效非常满意，已将其融合到90nm和65nm的ASIC设计流程中。由于内部和外部的ASIC客户在综合过程中都要求加速设计流程，因此我们鼓励他们都应用这一技术。”
Design Compiler拓朴绘图技术是一项创新的、经过tapeout考验的综合技术，可有效缩短设计时间。其利用Galaxy设计平台的物理实施技术，实现了综合过程中对布局后时序、可测性、分区等设计成效的预测。此外，拓朴绘图技术还利用时钟树综合技术，完成设计分区后功耗结果的估算，从而实现对RTL到GDSII路径的高度可预测性。
Synopsys部署部总经理兼高级副总裁Antun Domic认为，“目前，越来越多像意法半导体这样的市场领先厂商已经开始意识到，Synopsys公司提供的拓朴绘图技术在帮助他们进一步顺畅设计流程，降低设计周期方面的价值。我们希望能拓展与意法半导体的合作，通过广泛部署拓朴绘图技术为其ASIC客户提供更大的支持。”
下载文档2022 年 10 月 14 日，中国 – 意法半导体的L99LDLH32线性稳流器为使用轻量级 CAN FD Light 协议控制动态汽车照明提供了一个简便的集成解决方案。OLED 灯可以从很小的表面发射明亮、均匀和高...
关键字： 意法半导体 CAN FD LightTCPP01-M12芯片可以在受电模式(充电)下保护USB Type-CTM接口，防止过压冲击接口针脚，VBUS线最大耐压24V，CC线最大耐压6V，还具有静电放电防护等安全功能。TCPP代表了Type-C接口保护，同时...
关键字： 意法半导体 USB Type-C
热门文章
- 比CPU快一亿倍，港大造出原子级芯片！
- AI“杀死”App，中国厂商改写智能手机
- 对标英伟达H20，国产AI芯片阵营再添一员猛将！
- iPhone 18 Pro核心数据泄露，华强北已拿到图纸了！
- 苹果iPhone 18 Pro“元件级”泄密！印度工厂闯的祸
- TrendForce集邦咨询：日本加速布局全固态电池产业链，下一代电池技术全球竞争加剧
- 深入解析继电器线圈并联续流二极管的底层逻辑与工程实践
- Deepseek梁文锋高考状元照曝光！超清华分数线，选择了浙大
- TrendForce集邦咨询：英伟达下调Vera CPU搭载容量，凸显LPDRAM供给缺口难以缓解，且中长期需求呈上扬趋势
- 新施诺首发国产50kg重载PLP OHT产品，助力先进封装关键设备自主可控
编辑精选
论坛活动
技术子站
资料下载
技术学院
- TrendForce集邦咨询: 存储器推升iPhone 18系列成本，AI与定价成为换机关键
- TrendForce集邦咨询：CPU供给改善，2026年全球笔记本出货年减幅收敛至9.4%
- TrendForce集邦咨询: 2Q26前五大Enterprise SSD品牌营收翻倍至近375.9亿美元
- TrendForce集邦咨询: 英伟达AI机柜产品世代交替，预估2027年NVL72产值贡献可突破7,100亿美元
- TrendForce集邦咨询：三星电机调涨4Q26 OEM报价，开启MLCC产业上升周期
- TrendForce集邦咨询：2Q26全球新能源车销量年增10.4%，海外市场成中系车厂核心竞争力
- 峰值电流模式BOOST变换器控制策略
- MCU的复位和程序启动过程
