Cadence携手ARM创新“锦囊”以加速基于ARM处理器设计验证闭合

Cadence设计系统有限公司和ARM发布了面向ARM®技术的Cadence®FunctionalVerificationKit（功能验证

锦囊），为设计团队在验证基于ARM处理器的设计过程中提供低风险的验证闭合途径。这一“锦囊”覆盖了从架构验证到软/硬件系统验证的验证流程，并都能与与Cadence经过验证的Incisive®Plan-to-Closure方法学紧密结合，从而使诸如无线以及个人数字娱乐等领域的设计者在验证流程中获得更高的团队生产力和设计品质，以及更好的可预测性。
Cadence的这一“锦囊”包括在CadenceIncisive平台之上专为基于ARM处理器设计而量身定做的模块、芯片、系统级的流程和验证方法学，Cadence应用咨询服务，用以演示这些方法学的基于ARM926™处理器的参考设计以及一整套经过ARM技术认证的AMBA验证IP（VIP）。此VIP包括可复用的验证计划，AMBA兼容指标、先进的测试环境、形式和加速的协议断言、加速的事件转换器、周期精度的ARM处理器模型和ARM硬件仿真用的LogicTiles。

“NeoMagic的MiMagicApplicationProcessor系列能够在极低功耗的情况下为手持设备提供强大的多媒体性能。随着我们给基于ARM处理器的SoC设计添加更多功能并提升性能，我们所面临的验证挑战大大增加。”NeoMagic的VLSI设计与技术副总监Dr.SudhirChandratreya指出，“我们的团队在采用Cadence验证自动化解决方案来验证我们的SoC设计方面一直很成功。ARM和Cadence此次合作推出ARM功能验证锦囊用以简化AMBA兼容和验证闭合的实现是一个广受欢迎的重要举措。”

AMBA方法学是Cadence锦囊的一个组成部分，也是广泛采用的、开放的SoC内部互连规范。Cadence基于AMBA方法学的Incisive验证IP（VIP）已经获得了ARM的AMBA3AXI™Assuredcertification和AMBA2AHBcompliance证书。这确保VIP正确地执行这些规范以及ARMeXtensibleVerificationComponent(XVC)模拟界面。此外，Cadence的AXI和AHB可执行验证计划(vPlan)被证明可以为客户提供AMBA兼容。

面向ARM技术的Cadence功能验证锦囊进一步强化了Cadence通过“锦囊”应对复杂电子设计挑战的战略。

更多关于Cadence的ARM功能验证锦囊的信息，敬请浏览公司网站http://www.cadence.com/products/kits/.