赛灵思全球首发堆叠硅片互联技术

10月， Xilinx宣布推出业界首项堆叠硅片互联技术，即通过在单个封装中集成多个 FPGA 芯片，提升容量和带宽，同时降低功耗，以满足那些需要高密度晶体管和逻辑，以及需要极大的处理能力和带宽性能的市场应用。此次在TSMC代工的28nm 7系列FPGA通过采用3D封装技术和硅通孔 (TSV) 技术，实现了最大单芯片 FPGA 所能达到的两倍功能。

赛灵思高级副总裁汤立人( Vincent Tong) 指出：“通过提供多达 200 万个逻辑单元的业界最大容量，赛灵思 28nm 7系列FPGA大大拓宽了可编程逻辑应用的范围。而我们的堆叠硅片互联封装方法让这样了不起的成就成为了可能。赛灵思五年来的精心研发，以及TSMC和我们的封装供应商所提供的业界领先技术，使我们能为电子系统开发人员带来创新的解决方案，让 FPGA 的优势进一步深入到他们的制造流程。”

TSMC研究及发展资深副总经理蒋尚义博士指出：“与传统的单芯片FPGA相比，采用多芯片封装的FPGA提供了一个创新的方法，不仅实现了大规模的可编程性、高度的可靠性，还提高了热梯度和应力容限特性。通过采用TSV技术以及硅中介层实现硅芯片堆叠方法，赛灵思预期基于良好的设计测试流程，可大大降低风险，顺利走向量产。 通过该流程，公司将满足设计执行、制造验证以及可靠性评估等行业标准。”

在赛灵思堆叠硅片互联结构中，数据在一系列相邻的FPGA 芯片上通过10,000 多个过孔走线。相对于必须使用标准I/O连接在电路板上集成两个 FPGA 而言，堆叠硅片互联技术将单位功耗芯片间连接带宽提升了 100 倍，时延减至五分之一，而且不会占用任何高速串行或并行I/O资源。通过芯片彼此相邻，并连接至球形栅格阵列，赛灵思避免了采用单纯的垂直硅片堆叠方法出现的热通量和设计工具流问题。赛灵思基础 FPGA 器件采用 28nm HPL(高性能低功耗)工艺技术，为 FPGA 芯片集成提供了功耗预算理想的封装方法。

赛灵思的堆叠硅片互联技术服务于处于新一代电子系统核心地位的要求最高的 FPGA应用。该技术具有超高带宽、低时延和低功耗互联等优异特性，使客户不仅能够通过与单片FPGA 器件采用的同一方法来实现应用;利用软件内置的自动分区功能实现按钮式的简便易用性;而且还能支持层次化或团队化设计方法，实现最高性能和最高生产力。

ARM公司系统设计部执行副总裁兼总经理 John Cornish 指出：“采用堆叠硅片互联技术的 Virtex-7 2000T 是 FPGA 发展史上一个重要里程碑，它使 ARM 能够在单个 FPGA 中实现最新内核和平台解决方案。相对于多个FPGA方法而言，这将大大简化我们的开发工作，降低功耗，并大幅提升了性能。我们的 ARM Versatile Express SoC 原型设计解决方案长期以来一直采用 Virtex FPGA 技术，这必将进一步巩固我们的领先地位。”

IBS 公司创始人兼首席执行官 Handel H. Jones 博士指出：“赛灵思公司高效地采用了业经验证的 TSV 技术和低时延硅中介层架构，用以扩展其 FPGA 产品的功能。赛灵思所采用的这些技术已经在大规模制造领域长期运用， 因此预计其成品将具备很高的的质量和可靠性，客户所承担的风险也会非常低。”