当前位置：首页 > EDA > 电子设计自动化

S2C现可提供DDR2和DDR3原型就绪IP

时间：2010-11-18 13:22:21

关键字： DDR3 IP AI SoC

手机看文章

扫描二维码
随时随地手机看文章

[导读]S2C公司宣布S2C的客户现在可以购买工作在S2C第四代S4 TAI Logic Module上的DDR2和DDR3原型就绪IP。该IP允许用户在S2C基于Altera Stratix IV的FPGA原型硬件运行即开即用的2G DDR2到533Mbps，2G DDR3到800Mbps。FPGA上

S2C公司宣布S2C的客户现在可以购买工作在S2C第四代S4 TAI Logic Module上的DDR2和DDR3原型就绪IP。该IP允许用户在S2C基于Altera Stratix IV的FPGA原型硬件运行即开即用的2G DDR2到533Mbps，2G DDR3到800Mbps。FPGA上DDR2和DDR3运行在如此高的频率需要大量的工程工作，S2C公司已预先完成这些设计工作，让工程师能够快速创建SoC原型。

DDR2和DDR3原型就绪IP利用Altera Quartus软件提供的存储控制器，使用选定的经过S2C测试的DDR2和DDR3 SO - DIMM内存，经过预映射和良好的调试获得高性能。通过购买，客户将获得一个TAI Player软件项目文件，它有已经映射到S4 TAI Logic Module完整的参考设计，和文档指示如何一步一步运行DDR2或DDR3内存。客户可以方便地在TAI Player软件调整DDR2 / 3的时钟频率来验证在不同的时钟下读写操作是正确的。

不论在最终SoC中使用的存储控制器如何实现，S2C的DDR2和DDR3原型就绪IP都是加速SoC开发的实用的参考设计。S2C的目标是，确保客户可以利用Altera提供的存储控制器首先在可能的最短时间使其包含DDR2和DDR3外部存储器的SoC原型运行起来。如果客户需要验证SoC实际使用的内存控制器，原型就绪IP的设置，如引脚分配，时序约束和其他的Altera Quartus设置可以被用来作为参考。

“大容量外部SDRAM记忆体通常是今天的数字系统设计的关键因素，这越来越需要有一个稳定的具有大容量高性能的DDR2和DDR3外部存储器的FPGA上的SoC原型，” S2C公司董事长兼首席技术官陈睦仁说，“在FPGA运行高性能的DDR2和DDR3不是容易的事情，如果设计不当可能导致很差的和不稳定的系统性能。S2C公司的DDR2和DDR3原型就绪套件是预先设计好的，消除了这些潜在的问题。我们的目标是继续为客户提供预先设计好的解决方案，缩短取得可工作SoC原型的时间从而缩短设计周期，使我们的客户能够击败他们的竞争对手进入市场”。

DDR2和DDR3原型就绪IP现已可用在所有S4 TAI logic modules。S4 TAI Logic Module是S2C的第四代SoC原型硬件，通过增强电源管理，冷却机制和噪声屏蔽有利于原型系统高性能和可靠性。S4 TAI Logic Module可以安装一个或两个Stratix IV FPGA在一块板上提供达30万ASIC门的容量和提供1,286个外部I/O连接。多个TAI Logic Module可堆叠或安装在一个互联的母板上，以满足更大的门数需求。