Sidense采用16nm工艺成功演示1T-OTP的读写能力

和20纳米标准晶体管比较，3D 16纳米 FinFET具有更高性能、更低动态功耗，更小晶体管体积等优点。近日，Sidense公司就采用16纳米CMOS FinFET工艺技术制造的测试芯片，成功演示了1T-OTP位单元架构的读写能力。

Sidense创始人、首席技术官Wlodek Kurjanowicz表示："Sidense的嵌入式一次性可编程存储器宏业已被授权给客户用于从0.18微米向下至28纳米的设计，同时也被证明适用于20纳米工艺技术。我们的分离通道1T-OTP宏被设计成随着采用更小的工艺技术而具有更高的可扩展性。看到我们的理论在诸如FinFET这样的新晶体管架构中得到验证，我们感到非常高兴。"

与20纳米标准晶体管相比，三维16纳米FinFET架构的性能、功耗、体积等方面有极大优势，而前者的优势在于能让设计师在一块芯片上实现更多的功能。更为重要的是，FinFET架构消除了短通道效应及随之而来的高泄漏电流，这两个因素妨碍传统平面晶体管器件的可扩展性。由于拥有这些属性，利用FinFET架构设计的器件对那些要求高性能和最小功耗的细分市场(如移动计算、通信和物联网上的高端处理器节点)具有很大的吸引力。

采用16纳米工艺技术的初步测试结果证实位单元工作正常，编程电压与28纳米的Sidense 1T-OTP差不多，且泄漏电流只有十分之一。编程位单元特性与20纳米和28纳米位单元相比一样好甚至更好，具有卓越的后烘烤位单元稳定性，并且已编程单元和未编程单元之间有非常大的余量。

台积电(TSMC)设计基础设施营销部高级总监Suk Lee表示："台积电的16纳米技术凭借增强的速度性能和降低的功耗，是移动设备芯片设计的首选。非易失性存储器现在和将来仍是移动设备的关键部件。采用这种工艺技术的Sidense一次性可编程器件取得良好的初步测试结果令人鼓舞。"