RS编码器在智能探测车通信模块中的运用

摘要：文中基于RS编解码原理提出了一种可运用于无线遥控智能探测车的RS编码器，并使用Altera公司的FLEX系列芯片MAX EPF10K10LC84-4设计实现了基于FPGA的RS编码器模块，完成了智能探测车通信模块中的信号编码功能。该编解码器已经成功应用于无线遥控智能探测车上，结果可以满足要求，并取得了令人满意的效果。
关键词：探测车；远程控制；数据采集；RS编码器；FPGA

0 引言
    可控性探测车产品是一种综合电气、通信和机械技术的综合性产品，它主要是通过自身的传感器对其所在环境的数据进行采集处理，从而实现对目标环境或对象的勘测任务。因此可广泛应用于航空领域、军事领域和科研领域，具有较高的实用和商业价值。由于智能探测车实现的是远程通信和控制，在与控制中心通信的过程中，其信息的完整性和安全性就成了重点考虑的问题，因此，如何设计出一个即结构简单又具有高可靠性的编解码器就成了智能探测车设计中的关键环节。RS纠错码机制具有优良的纠错能力，并且算法简单易于实现，已经越来越多应用于现代数字通信网络，因此也为智能探测车的进一步发展提供了可能性。

1 智能探测车通信系统模块设计
    智能探测车的通信模块与探测车行驶驱动控制模块完全兼容，并负责探测车和控制中心的无线通信功能。其总体系统结构如图1所示，其中的无线传输部件即为无线通信模块。

2 RS编解码算法
    RS码的全称为Reed-Solomon码，1960年由Irving Reed和Gus Solomon应用MS多项式构造出来。是一类对突发错误和随即错误具有较强纠错能力的多进制BCH码，到目前为止已经成为最有效、应用范围也最广的差错控制编码方式之一，可广泛应用于数据通信如数字电视，车载通信，卫星通信等的差错控制中。
    RS码属于循环码的一种，常用(n，k)表示；其中：n为码字长度，k为信息长度，纠错能力是t，校验位为n-k=2t。这里的码字均在有限域GF(2m)上，可以理解为在这个域上的单个码元由mbit组成，因此，连续m bit的错误仅相当于该码单位码元的错误，这样就可以大幅度提高抗突发错误的能力。
2．1 RS编码原理
    RS编码原理可分为频域编码和时域编码两种，编码器实现结构也可分为N-K级编码器和K级编码器两种，电路结构可分为基于多项式g(x)的乘法电路和基于多项式g(x)的除法电路。
    在基于乘法电路的RS编码器中，假设输入的信息序列可表示为信息多项式：，m∈GF(2m)，码字多项式为C(x)，由编码理论可得到：C(x)=m(x)g(x)，其中生成多项式，α为有限域GF(2m)的本原元素。也就是说RS码的每个码字都是生成多项式g(x)的倍式。g(x)的度数为n-k，校验位为n-k=2t。用这种方法的编码器输出的是非系统码，在实际应用中，系统码的编码效率较高，因此，可以采用基于多项式除法电路的编码器，即C(x)m=(x)，其中余式为校验多项式，其系数就是校验位。将此余式加上信息多项式m(x)就组成了码字多项式C(x)。
2．2 RS译码原理
    RS码的译码方法和编码方法类似，也分时域译码和频域译码两种。时域译码是把码字看作是时间轴上的信号序列，利用码的代数结构译码。时域译码算通常可分为以下三个步骤：第一步是从接收到的码组R(x)计算出伴随式S；第二步求解关键方程，由伴随式计算错误位置，从而找出错误样值E(x)；第三步是错误校正，得到发送的码字序列C(x)=R(x)-E(x)。


    从而求出错误值Yi完成译码。其原理图如图2所示。

3 RS编码器电路实现及仿真结果
    本设计采用时域编码方式下的16级RS(204，188)编码器，电路结构采用g(x)除法电路。基本码长n=204，信息位k=188，校验位n-k=204-188=16，纠错能力，RS码本原多项式，生成如下多项式：
   
    RS(204，188)编码电路与其它的线性分组码的编码电路一样，其编码器可以看作是一个多项式除法器，编码电路的主要部分是一组线性移位反馈寄存器，是16级的编码器。D16寄存器的值和当前输入的信息码元异或得到反馈寄存器的值。编码开始，首先将各寄存器清零，开关置于Code input位上，188个信息码元依次进入除法电路，并依次输出。待所有信息码元进入电路，将开关置于Code output位上，校验码按时钟节拍载入寄存器并依次输出，当所有校验位输出完毕，编码结束。相关的编码器电路如图3所示。

   
    Verilog-HDL是一种硬件描述语言，采用Verilog语言进行设计输入，设计修改比较方便。所完成的电路设计，可以经过简单的综合与布局，并快速烧录至FPGA上进行测试，因此可提供集成系统于单个可编程逻辑器件中的性能，是现代IC设计验证的主流技术。本设计中采用的就是OuartusⅡ设计环境下Altera公司的FLEX系列FPGA开发芯片MAX EPF10K10LC84-4，该芯片是一种复杂可编程逻辑器件，IC管脚参阅原理图，是84pinPLCC封装。另外还有其它类型的管脚和封装，选择性强。该IC具有以下主要性能：
    1)高密度：提供10000～250000个可用门，6144～40960位内部RAM；
    2)低功耗：多数器件在静态模式下电流小于0．5 mA，在2．5 V、3．3 V或5．0V下工作；
    3)高速度：时钟锁定和时钟自举选项分别用于减少时钟延时／过冲和时钟倍频；
    4)灵活的互连方式：快速、互连延时可预测的快速通道(Fast Track)连续式布线结构；
    5)强大的引脚功能：每个引脚都有一个独立的三态输出使能控制及漏极开路配置选项及可编程输出压摆率控制；
    6)多种配置方式：内置JTAG边界扫描测试电路，可通过外部EPROM、智能控制或JTAG接口实现在电路重构(ICR)；
    7)多种封装形式：引脚范围为84～600，封装形式有TQFP、PQFP、BGA和PLCC等，同一封装的FLEX 10K系列器件的引脚相兼容。
    将所设计的电路实现烧录在该芯片中，进行仿真则可得到图4的仿真结果输出，从仿真结果图中可以看出，第230个数据188即为g15，52，103，31，104，126，187，237，17，56，183，49，100，81，44，79分别为g14～g0，该仿真输出结果与前面g (x)中的系数相符。

4 结束语
    RS码是一种功能强大且应用范围广泛的纠错码，尤其是在应对突发错误方面具有更为明显的优势，文中通过分析和设计出的RS(204，188)编解码器已经成功应用于试验用无线遥控智能探测车上，其结果令人满意。