Altera发表整合硬式核心浮点DSP

Altera在现场可编程闸阵列(FPGA)中整合硬式核心IEEE 754相容浮点运算功能的可程式设计逻辑，大幅提高数位讯号处理器(DSP)的性能、设计人员效能和逻辑效率。整合硬式核心浮点DSP模组结合先进的高阶工具流程，客户能使用Altera的FPGA和系统单晶片(SoC)来满足越来越高的大运算量应用需求，例如高性能运算(HPC)、雷达、科学和医疗成像等。

Altera公司软体、矽智财(IP)和DSP行销总监Alex Grbic表示，采用硬式核心浮点功能，Altera FPGA和SoC的性能和功率效益，在更多样的应用领域中，都更优于微处理器和绘图处理器(GPU)。

传统的方式采用定点乘法器和FPGA逻辑来实现浮点功能，而Altera的硬式核心浮点DSP则几乎不使用现有FPGA浮点运算所需的逻辑资源，进而提高资源效率。新技术在Arria 10元件中实现1.5每秒浮点运算次数(TeraFLOP)的DSP性能，而在Stratix 10元件中DSP性能达到10TeraFLOP。DSP设计人员可选择定点或浮点模式，浮点模组与现有设计及旧版相容。

在Altera FPGA和SoC中整合硬式核心浮点DSP模组，能缩短近12个月的开发时间。此外，Altera还提供多种工具流程，协助硬体设计人员、采用模型架构的设计人员，以及软体程式设计人员在元件中实现高性能浮点DSP模组。

Altera网址：www.altera.com